



南京理工大学
NANJING UNIVERSITY OF SCIENCE & TECHNOLOGY

电子线路综合实验

姓 名: 肖心亮
学 号: 924110800231
专 业: 自动化
指导老师: 丁淑艳
实验日期: 2026.6.15-2026.6.18

2026.6.19

目录

实验一 常用仪器的使用	3
一、实验目的	3
二、实验原理	3
三、实验仪器	4
四、实验内容及步骤	4
五、思考题	13
实验二 基本放大电路	16
一、实验目的	16
二、实验原理及电路图	16
三、实验仪器	19
四、实验内容及步骤	19
五、思考题	25
实验三 集成运算放大器应用	29
一、实验目的	29
二、实验原理及电路图	29
三、实验仪器	36
四、实验内容及步骤	37
五、思考题	40
实验四 有源滤波器	42
一、实验目的	42
二、实验实验原理及电路图	42
三、实验仪器	46
四、实验内容及步骤	46
五、思考题	52
实验五 555 时基电路应用	53
一、实验目的	53
二、实验实验原理及电路图	53
三、实验仪器	58
四、实验内容及步骤	58
五、思考题	61
实验六 多功能计时电路的设计——数字钟	64
一、实验目的	64
二、题目简介	64
三、实验要求	64
四、基本电路及实验框图	64
五、实验仪器与元器件清单	76
六、电路仿真图	76
七、电路搭建原则与最终效果图	76
八、搭建与调试过程的问题及解决方案	78
九、实验收获与感受	78
十、实验改进建议与意见	79

实验七 组合逻辑电路设计	81
一、实验目的	81
二、实验原理及电路图	81
三、实验仪器	84
四、实验内容及步骤	84
五、思考题	92
六、实验体会	99
七、实验内容的改进要求及设想方案	99

实验一 常用仪器的使用

一、实验目的

- 1、学习示波器，信号源，直流稳压源，交流毫伏表，万用表的使用方法。
- 2、通过实验基本掌握常用仪器的使用及电信号定量测量。

二、实验原理

2.1 各项仪器之间的关系

在电子技术实验中，将如示波器、信号发生器、直流稳压电源、数字万用表等的仪器称为“常用仪器”，其一般用于定性地观察波形、相对幅值、相位关系，并且定量地测量电压、电流、频率、时间间隔等重要参数。运用常用仪器能够直观地测量出电路中的电信号波形及数值，从而分析与判断电路的性能与工作状态。各仪器与被测电路之间的典型连接关系如下图所示。




图 1.1 常用电子仪器在实验电路中的互相关系

2.2 接线关键注意事项

由于大多数电子仪器的两个测量端点（如探头与地夹、输出端与地端）不对称——即一端为信号端，另一端为公共地端（通常与仪器外壳、电源地线相连），为了防止外界电磁干扰、避免引入噪声或形成地环路，必须将所有仪器的公共地端连接在一起，并与被测电路的参考地共接。这一做法称为“共地”（Common Grounding）。若不共地，可能导致测量波形畸变、读数不稳定甚至损坏仪器。

2.3 仪器的主要用途

直流稳压电源的主要用途是为被测电路提供稳定、可调的直流电能，它是电路正常工作的能源来源。在电子技术实验中，直流稳压电源属于必备仪器之一。使用时应注意设定正确的输出电压和电流限值。

信号源用于为测试电路提供各种频率、波形（正弦波、方波、三角波等）及幅度的输入激励信号。信号源同样是实验中的必备仪器，与直流稳压电源缺一不可。

示波器是实验中最常用的观测仪器。它能够实时观察电路各测试点的电压波形，监视电路的工作状态（例如是否出现失真、振荡、饱和或截止），并可以定量测量波形的周期（频率）、幅值（峰峰值、幅值）、相位差以及上升时间等参数。由于示波器的输入阻抗很高（通常为 $1\text{ M}\Omega$ 以上），对被测电路的影响很小，因此特别适合动态信号的测量。对于正弦信号，其有效值可以通过峰峰值换算得到：

$$V_{rms} = \frac{V_{pp}}{2\sqrt{2}}$$

其中， V_{pp} 为峰-峰电压，即 $V_{pp} = V_{max} - V_{min}$ ， V_{rms} 为有效电压。当信号为动态变化（如幅度或频率随时间变化）时，示波器是最佳的测量工具。

毫伏表可精准测量电路输入、输出的正弦交流电压有效值。但其存在明显局限：其按正弦波有效值标定刻度，若测量方波、三角波等非正弦信号，或幅值、频率快速变化的信号，读数会产生较大误差。因此毫伏表只适合稳定单频正弦信号，各类动态信号需用示波器观测测量。

万用表的主要用途包括测量电路的静态工作点（即晶体管或场效应管各电极对地的直流电压）、测量直流信号值（如电源电压、电阻两端的直流压降），以及检测电子元器件的好坏、电阻值和电路或导线的通断。需要注意的是，在本次实验中，在测量静态工作点时，只测量电压，不测量电流。原因在于万用表的电流档内阻不可忽略（通常为几欧到几百欧）。如果将电流表串联在电路中测量电流，其内阻会改变电路的原状态，导致测量结果严重偏离真实值。正确的方法是：测量已知电阻两端的电压，然后根据欧姆定律间接计算出电流。这样既避免了引入内阻误差，又能保证电路的工作点不受破坏。万用表测量直流电压时输入阻抗较高（通常 $1\text{ M}\Omega$ 以上），对电路影响很小，因此测电压是安全且准确的。

综上所述，直流稳压电源和信号源是实验中必须配备的两台仪器；测量静态工作点时只测电压，电流通过电压和电阻间接计算；对于动态信号（尤其是非正弦或变化信号），优先使用示波器而非毫伏表。

三、实验仪器

- | | |
|-------------|----|
| 1. 数字存储示波器 | 一台 |
| 2. 低频信号源 | 一台 |
| 3. 交流毫伏表 | 一台 |
| 4. 双路直流稳压电源 | 一台 |
| 5. 万用表 | 一块 |

四、实验内容及步骤

4.1 示波器的使用

本次实验使用的示波器图片如图 1.2 所示。



图 1.2 示波器示意图

在使用示波器进行测量之前，需要对探头进行补偿校准，以保证测量结果的准确性。示波器右下角标有“PROBE COMP”的两个金属触点（通常为 $\sim 5V/1kHz$ 方波信号输出端）用于此目的。具体操作步骤：首先将示波器探头（如CH1）的钩针连接到“PROBE COMP”的信号输出端（标有“ $\sim 5V/1kHz$ ”的金属环或凸点），将探头的接地夹连接到旁边的接地端（通常标有“ $\perp$ ”）。然后按下面板上的“Autoset”按钮，示波器应自动显示一个稳定的方波波形。观察方波的形状：正常时应为标准的矩形波，顶部和底部平坦，边沿陡直。如果方波的上升沿或下降沿出现过冲、圆角或弯角（斜坡状），则需要调整探头上的可调电容（通常在探头手柄处），使用非金属螺丝刀旋转调节，直到波形变为理想方波。完成CH1的补偿后，如需使用CH2，应重复上述步骤。注意：不同通道的探头需分别校准。此校准操作应在每次更换探头或首次使用示波器时进行。

（1）垂直控制区（以 CH1 为例）

“垂直位移”旋钮（POSITION）：旋转该旋钮可使当前通道波形在屏幕上下移动。按下该旋钮，波形回到屏幕垂直方向中间位置。

垂直档位旋钮（SCALE）：旋转该旋钮可增大或减小波形显示的幅度（每格代表的电压值）。

（2）水平设置

“水平位移”旋钮（POSITION）：旋转该旋钮可使波形在屏幕左右移动。按下该旋钮，波形回到屏幕水平方向中间位置。

水平时基旋钮（SCALE）：调节该旋钮可改变水平方向每格代表的时间，实现波形的水平扩展（放大细节）或压缩（观察多个周期）。

（3）自动设置

按“自动设置”（Autoset）按钮，示波器会自动分析输入信号，调整垂直刻度、水平时基和触发设置，直至获得最合适的稳定波形显示。

（4）触发设置

自动设置并非万能。当波形出现流动、晃动、叠加或不稳定现象时，需要手动调整触发设置。按下“TRIG MENU”键，显示触发菜单。常用边沿触发（Edge Trigger），注意选

择触发信号源（如 CH1、CH2 等），并调节触发电平（Level）旋钮到最佳位置（通常置于波形幅度的中间值），即可定量地显示出稳定的波形。

（5）示波器的测量方法

问题：用示波器可以有几种方法来测量波形的峰峰值和频率？

回答：测量波形的峰峰值和频率主要有以下三种正确方法：

方法一：直接读取屏幕格数乘以档位（格数法）。首先将波形垂直高度调至屏幕上显示合适的格，读取波形垂直方向峰与峰之间所占的格数，乘以当前垂直档位（如 1V/格），即可得到峰峰值。然后将水平时基调至屏幕上至少显示两个完整周期，读取一个周期水平方向所占的格数，乘以水平时基（如 2ms/格），得到周期 T ，再计算频率 $f = 1/T$ 。但是该方法需确保波形的稳定，且存在肉眼估读误差。

方法二：使用光标（Cursor）测量。按下“Cursor”按钮打开游标功能，选择测量类型。测峰峰值时选择电压光标，移动两条水平光标线分别对准波形的波峰和波谷，屏幕上会直接显示两条光标之间的垂直距离差值 ΔV ，即为峰峰值。测频率时选择时间光标，移动两条垂直光标线分别对准相邻两个周期的同相位点（如两个上升沿或两个波峰），屏幕上显示时间差 ΔT （即周期），则频率 $f = 1/\Delta T$ 。光标测量比肉眼估读更精确，且不受屏幕刻度限制。

方法三：使用自动测量（Measure）功能。按下“Measure”按钮进入测量设置页面，通过旋转旋钮或菜单选择需要测量的参数（如峰峰值 V_{pp} 和频率 Frequency），确认后示波器会自动计算并实时显示在屏幕上。如需查看，可再次按下“Measure”按钮调出测量结果。该方法最快捷，适用于稳定的重复性周期信号。

以上三种方法在使用时，都必须先满足以下前提条件：示波器显示的波形垂直高度不能小于两大格，水平方向一个周期不能小于两个周期（即屏幕上至少显示两个完整周期），否则读取波形的各种参数误差会很大。

4.2 稳压电源的使用



图 1.3 稳压电源

双路直流稳压电源（其图片如图 1.3 所示）具有稳压恒流工作状态，且可随负载自动切换。两路电源具有串联主从工作功能：左电源为主，右电源为从，输出电压 0-32 V，电流 0-3A。此功能在输出正、负对称电源时使用，除此之外也可作单电源使用。仪器每个通

道各配有一块电压表和电流表，实时显示当前输出电压和电流。以下展示单电源和正负对称电源的电源输出的调整与测量操作方法。

(1) 单电源（以输出+6V为例，示意图见图 1.4(a)）

以输出+6V为例：调节左路（主路）的“VOLTAGE”旋钮，观察该路电压表指示值，使其输出为6V。然后用万用表的直流电压档测量该路输出接线柱正负端之间的电压值，验证是否准确。注意：仪器的GND端为机壳接地端，使用时可不接。




图 1.4 +6V 与 $\pm 12V$ 连线示意图

(2) 正负对称电源（以输出 $\pm 12V$ 为例，示意图见图 1.4(b)）

当需要输出正负对称电源（如为运算放大器供电）时，利用两路电源的串联主从跟踪功能。以输出 $\pm 12V$ 为例：首先按下“串接跟踪”键（SERIES），使左右两路电源处于主从跟踪状态，其中左电源为主路，右电源为从路。然后调节主路（左路）的“VOLTAGE”旋钮，使主路输出电压为12V，此时从路（右路）将自动同步跟踪输出12V（即主从工作方式）。将左路的正输出接线柱作为正电源输出端（+12V），右路的负输出接线柱作为负电源输出端（-12V），两路电源的串联连接点（即左路的负端与右路的正端相连处）作为公共地（GND）。报告要求画出 $\pm 12V$ 正负对称电源的连线示意图。

(3) 双路电源的独立使用与串联跟踪模式的区别

当不需要正负对称电源时，两路电源可完全独立使用，分别调节各自的“VOLTAGE”旋钮，即可输出两个互不影响的直流电压（如一路+5V，另一路+12V）。此时不应按下“串接跟踪”键（SERIES）。只有在需要输出正负对称电源（如 $\pm 12V$ 、 $\pm 15V$ 等）时，才按下该键启用主从跟踪功能。注意：在串联跟踪模式下，从路（右路）的电压调节旋钮将失效，其输出电压自动跟随主路（左路）的设定值。

(4) 使用万用表测量稳压电源输出电压的注意事项

测量前应将万用表量程开关旋至直流电压档的适当量程（如20V档）。红表笔接电源的正输出端，黑表笔接电源的负输出端（或公共地端）。测量时应注意表笔极性，若接反，万用表指针会反向偏转（数字表则显示负号）。为提高测量精度，应使指针指示在满量程的1/2至2/3范围内。同时，万用表的读数应与电源自身电压表的读数进行对比，若两者差异较大，应检查电源设置或万用表是否准确。

(5) 并联模式的特性说明（两个按钮同时按下的情况）

当同时按下“串接跟踪”键（SERIES）和“并联”键（PARALLEL）（或某些机型上

存在独立的并联按键)时,两路电源内部输出端并联连接。在此模式下,输出电压由主路(左路)控制,从路(右路)自动跟随相同电压,两路总输出电流能力为单路电流之和(即最大 6A),可用于需要较大电流的负载。

然而,本实验中不会使用并联模式。主要是因为本实验所有电路所需电流均小于单路电源的额定电流(3A),无需并联。因此,实验中请勿尝试将两个按钮同时按下进入并联状态,以免误操作导致设备故障。

4.3 毫伏表的使用

交流毫伏表(示意图如图 1.5 所示)专门用于测量正弦交流信号的有效值,具有输入阻抗高、频率范围宽、测量精度高等特点。它不能测量直流电压,也不能准确测量非正弦波信号。




图 1.5 毫伏表示意图

(1) 表头刻度盘的识读

毫伏表的表头刻度盘上共刻有四条刻度。第一条刻度和第二条刻度为测量交流电压有效值的专用刻度,第三条和第四条为测量分贝值的刻度。当量程开关分别选 1mV、10mV、100mV、1V、10V、100V 档时,从第一条刻度(0-1 线性刻度)读数;当量程开关分别选 3mV、30mV、300mV、3V、30V、300V 档时,从第二条刻度(0-3 线性刻度)读数。简记为:“逢 1 从第一条刻度读,逢 3 从第二条刻度读”。

(2) 读数示例

例如:将量程开关置于“1V”档,应从第一条刻度读数。若指针指在第一条刻度的 0.7 处,则实际测量值为 0.7V。若量程开关置于“3V”档,应从第二条刻度读数。若指针

指在第二条刻度的“2”处，则实际测量值为 2V。需要理解的是，量程开关所选档位即为该量程下的满刻度值。例如选 1V 档时，毫伏表可测量 0-1V 范围内的电压，指针满偏时对应 1V；选 3V 档时，满偏对应 3V。

(3) 使用步骤

第一步：接通毫伏表电源，预热几分钟使读数稳定。第二步：根据被测信号电压的大致范围，选择合适的量程。若无法预估，应先选最大量程（如 300V），然后逐渐减小量程，使指针指示在刻度盘的 1/3 至 2/3 区域，以获得较高精度。第三步：将毫伏表的输入探头（通常为两根带鳄鱼夹的导线）连接到被测电路的输入端或输出端，注意红黑夹子分别对应信号端和地端，且地端必须与电路共地。第四步：从对应的刻度盘读取指针示值，乘以当前量程的倍率（如果量程直接是 1V、3V 等，则直接读数即可）。第五步：测量完毕后，将量程开关旋至最大量程档，再关闭电源。

(4) 注意事项

毫伏表只能测量正弦波的有效值，对于方波、三角波或失真波形，读数无意义。使用时应注意输入端不能过载（即被测电压不能超过当前量程的最大值），否则可能损坏表头。毫伏表的输入阻抗较高，一般不会影响被测电路的工作状态。每次改变量程后，需要稍等片刻让指针稳定后再读数。在实验过程中，若同时使用示波器和毫伏表测量同一正弦信号，两者读数关系为：正弦波的有效值 $V_{rms} = \frac{V_{pp}}{2\sqrt{2}}$ ，即峰峰值约为有效值的 $2\sqrt{2}$ 倍（约 2.828 倍）。例如若毫伏表读数为 1V，则示波器测得的峰峰值约为 2.828V。

4.4 信号源的使用



图 1.6 信号源示意图

(1) 信号源（其示意图如图 1.6）面板概述

信号源通常具有频率调节旋钮、幅度调节旋钮、波形选择按钮以及输出端口。频率调节可分为粗调（改变频率档位）和细调（在档位内连续调节）。幅度调节用于改变输出信号的大小。输出端口标有“OUTPUT”，其公共地端需与电路及其他仪器共地。

(2) 信号源幅值的调整与测定（以 1kHz 正弦波为例）

首先将信号源的波形选择设为正弦波。将频率调节至 1kHz（例如将频率档位旋至“1k”档，再细调至 1kHz）。然后调节幅度旋钮，使输出峰峰值按表 1.1 变化。测定输出峰峰值时，使用示波器的 Measure 功能直接读取：将示波器探头接到信号源输出端，按下“Measure”按钮，添加测量参数，选择信源（此处选择 CH1），再选择“峰峰值 V_{pp} ”，示

波器屏幕将自动显示当前波形的峰峰值。注意：当输入电压过小时，测量精度会降低，输出也不稳定，因此实验时应避免使用过低的电压。

表 1.1 信号源幅值的调整与测定数据表

输入标称 V_{ipp} (V)	峰—峰波形高度 伏/格	格数	测量值 V_{opp} (V)	有效值电压 V_o
14.141	2V	7	14.7	5
1.414	0.02	7	1.45	0.5
0.141	0.02	7	0.15	0.05

解读：

1) 从表中数据可以看出，示波器测得的峰峰值 V_{opp} 与输入标称值 V_{ipp} 基本吻合。第一组标称 14.141V，实测 14.7V，误差约 4%；第二组标称 1.414V，实测 1.45V，误差约 2.5%；第三组标称 0.141V，实测 0.15V，误差约 6.4%。

2) 每组测量中波形高度均为 7 格，说明通过合理调整垂直档位（伏/格），可使波形占满屏幕大部分区域，从而提高读数精度。

3) 有效值 V_o 与峰峰值 V_{opp} 满足正弦波换算关系 $V_o = \frac{V_{opp}}{2\sqrt{2}}$ 。第一组实测 14.7V 对应有有效值约 5.2V（表中为 5V，基本吻合）；第二组实测 1.45V 对应有有效值约 0.51V（表中为 0.5V，吻合）；第三组实测 0.15V 对应有有效值约 0.053V（表中为 0.05V，基本吻合）。

4) 结论：当被测电压较小时（如第三组 0.141V），示波器需使用最小垂直档位（0.02V/格），测量误差相对较大。因此实验时应避免使用过低的输入电压，或选择更合适的仪器（如毫伏表）测量小信号，以保证测量精度。

（3）信号源频率的调整与测定

首先调节信号源幅度，用示波器观察使输出峰峰值 V_{pp} 为 5V，并保持不变。然后按表 1.2 的频率值调节信号源的频率旋钮（例如分别设为 1kHz、10kHz、100kHz 等）。用示波器定量测定其实际频率：将示波器的水平时基（Scale）调至合适档位，读取屏幕上一个周期所占的水平格数，乘以水平时基得到周期 T ，再计算实际频率 $f = 1/T$ 。将实际测定值与信号源的面板调定值进行比较，记录于表中。注意：示波器测量频率时，应确保屏幕上至少显示两个完整周期，以提高测量精度。

表 1.2 信号源频率的调整与测定数据表

信号频率 (kHz)	秒/格（每格时间）	一个周期占水平格数	实测频率 (kHz)
1	500 μ s	2	1.00
10	50 μ s	2	10.0
100	5 μ s	2	99.8

解读：

1) 从表中数据可以看出，实测频率与信号源设定频率基本一致。1kHz 档实测 1.00kHz，10kHz 档实测 10.0kHz，100kHz 档实测 99.8kHz。

2) 每组测量中，一个周期均占用水平方向 2 格，且时基档位选择合理（分别为 500 μ s、50 μ s、5 μ s），使得屏幕上至少显示两个完整周期，满足测量精度要求。

3) 周期与频率的换算关系为 $T = (\text{秒/格}) \times (\text{格数})$ ， $f = 1/T$ 。第一组： $T =$

$500\mu s \times 2 = 1ms$, $f = 1kHz$; 第二组: $T = 50\mu s \times 2 = 0.1ms$, $f = 10kHz$; 第三组: $T = 5\mu s \times 2 = 0.01ms$, $f = 100kHz$ 。

4) 结论: 100kHz 档实测值为 99.8kHz, 与设定值存在 0.2% 的相对误差, 可能来源于信号源自身误差、示波器时基读数误差或屏幕估读误差。总体而言, 示波器测量频率的精度较高。

(4) 输出波形的观察与验证

将信号源的输出端连接到示波器的 CH1 输入端 (注意共地)。按下信号源的波形选择按钮, 分别输出正弦波、方波、三角波, 观察示波器上显示的波形形状是否与设定一致。对于方波, 还应观察其上升沿和下降沿是否陡直 (如出现过冲或圆角, 可能为探头未补偿或信号源性能限制)。对于正弦波, 观察波形是否光滑、无失真。实验过程中, 应根据测试需求选择合适的波形。

(5) 信号源与电路的连接方法

将信号源的输出端 (通常为红色或中心接头) 连接到被测电路的输入端。将信号源的接地端 (通常为黑色或外壳接头) 连接到电路的公共地线。注意: 信号源的接地端必须与直流稳压电源、示波器、毫伏表等仪器的地端共接。如果信号源和被测电路之间存在直流电位差异, 应使用隔直电容 (若电路需要) 或确认电路输入端已通过电阻接地, 以免直流偏置影响信号源。

(6) 注意事项

信号源输出幅度不能超过电路输入端的最大允许值, 否则可能损坏电路元件。信号源的输出阻抗通常为 50 欧 或 600 欧, 连接电路时要注意阻抗匹配问题, 尤其是在高频测量时。改变频率后, 输出幅度可能会有微小变化 (尤其对于简易信号源), 应以实际测量值为准, 而非完全相信面板刻度。实验结束后, 应将信号源的输出幅度调至最小, 再关闭电源。本实验中, 信号源与直流稳压电源同为必备仪器, 缺一不可。

4.5 万用表的使用



图 1.7 万用表示意图

(1) 万用表（示意图如图 1.7）的主要用途

万用表可用于测量电路的静态工作点（主要是晶体管或场效应管各电极对地的直流电压）、测量直流信号的值（如电源电压、电阻两端直流压降），以及检测电子元器件的好坏、电阻值，还可用于测量电路及导线的通断。在实验中，万用表主要用于直流电压的测量和电阻的测量。

(2) 静态工作点测量：只测电压，不测电流

其原因在于万用表的电流档内阻不可忽略（通常为几欧到几百欧）。如果将电流表串联在电路中测量集电极电流 I_C 或发射极电流 I_E ，其内阻会改变原电路的偏置状态，导致测量结果严重偏离真实值。正确的做法是：测量已知电阻（如集电极电阻 R_C 或发射极电阻 R_E ）两端的电压 V_R ，然后根据欧姆定律 $I = \frac{V_R}{R}$ 间接计算出电流。这样既避免了引入内阻误差，又能保证电路的工作点不被破坏。万用表测量直流电压时输入阻抗较高，对电路影响很小，因此测电压是安全且准确的。

(3) 电阻的测量

测量电阻时，应先将万用表量程开关旋至电阻档。将表笔分别接触被测电阻的两端，读取电阻值。注意：测量电阻时电路必须断电，且被测电阻应从电路中断开一端，否则并联的其他元件会影响测量结果。每更换一次量程，都需要重新进行欧姆调零（针对指针万用表）。

(4) 三极管的判别

对于普通三极管，可利用万用表的电压档测量 PN 结的导通压降，从而判别其类型（NPN 或 PNP）和三个电极（基极 B、集电极 C、发射极 E）。以下阐述具体操作方法。

将万用表旋至电压档。先找出基极。将黑表笔（负）固定接触某一电极，红表笔（正）分别接触另外两个电极，观察万用表显示的电压读数。若两次测得的电压读数均在 0.6V 左右（硅管）或 0.2V 左右（锗管），则该极为基极，且三极管为 NPN 型（因为此时 PN 结正向导通，红表笔接的是 P 区，黑表笔接的是 N 区）。若将红表笔固定接触某一电极，黑表笔分别接触另外两个电极，两次测得的电压读数均在 0.6V 或 0.2V 左右，则该极为基极，且三极管为 PNP 型。

找出基极后，进一步判别集电极和发射极：对于 NPN 型，用红表笔接基极，黑表笔分别接触另外两个电极，电压读数较大的那次黑表笔所接的为发射极（因为发射区掺杂浓度高，导通压降略大），读数较小的为集电极。对于 PNP 型，用黑表笔接基极，红表笔分别接触另外两个电极，电压读数较大的那次红表笔所接的为发射极。注意：测量时手指不要同时接触表笔金属端和管脚，以免引入干扰。使用电压档（二极管档）判别三极管比电阻档更直观，直接显示 PN 结的导通压降，便于判断材料类型（硅管或锗管）。

(5) 通断检测

将万用表旋至通断档（通常标有“蜂鸣器”符号）。将两表笔分别接触被测电路或导线的两端，若电阻很小（通常小于几十欧），蜂鸣器会发出响声，表示电路导通；若无响声，则表示断开。通断检测常用于检查导线是否完好、电路板上的焊点是否虚焊、保险丝是否熔断等。注意：进行通断检测前，必须确保电路已断电。

(6) 使用万用表的注意事项

测量电压时，万用表应与被测电路并联，注意表笔极性（红正黑负）。测量电流时，万用表应与被测电路串联，且量程应足够大以免烧坏万用表。测量电阻时，电路必须断电，且被测电阻不能带电。测量过程中，若无法估计被测值的大小，应先从最大量程开始，逐

渐减小量程以获得精确读数。实验结束后，应将指针式万用表的量程开关旋至交流电压最高档（或“OFF”档），以防下次使用时误测损坏。

4.6 组装电路原则

在电子技术实验中，组装电路是一项基础而关键的操作环节，遵循“应尽量按照电路的形式和顺序布线”这一原则，对于保证电路正常工作、便于调试和排查故障具有重要意义。

按电路图形式布线是指在面包板或实验板上实际连接导线时，应尽量保持与原理图一致的布局，使信号从输入端依次经过各级处理电路，最终到达输出端。电路图通常按照信号流向从左到右、从上到下的方式绘制，其中输入信号位于左侧，输出信号位于右侧，电源和地线分布于上下两端。例如，在基本放大电路实验中，信号源的输入应从左侧接入，依次经过输入耦合电路、晶体管放大级、输出耦合电路，最后从右侧引出至示波器或负载。这种布局方式使得电路的结构一目了然，便于对照原理图进行检查和调试。按电路顺序布线是指按照信号流经电路的先后次序依次完成各级电路的连接，而不是随意跳跃接线。例如，在数字计时器实验中，应按照“脉冲发生电路→秒个位计数→秒十位计数→分个位计数→译码显示”的顺序依次搭建，每完成一级就测试一级的功能，确认正常后再进行下一级。这种循序渐进的搭建方式可以有效缩小故障排查范围，避免因一次性完成所有连线而导致调试困难。

遵循该原则具有多方面的优势。首先，便于对照原理图检查，当电路板上的布局与原理图基本一致时，可以快速对应原理图中的每个元件和连线，使用目测法或万用表通断法检查错线、少线或多线时更加高效。其次，便于信号流向追踪，按照电路顺序布线后，信号从左到右逐级传递，使用示波器或万用表测量各级信号时，可以按照信号流向依次排查，迅速定位故障点。再次，便于调试和故障排除，当电路出现异常时，可以按照信号路径逐级检查，确认各级的输入输出是否正常，从而快速判断故障发生在哪一级，如果随意布线，信号路径交叉混乱，排查故障将变得极为困难。最后，提高布线的美观性和可读性，规范的布局和布线使电路更加整洁有序，不仅有利于实验操作，也为后续的修改和扩展提供了便利。

在面包板上布线时，由于面包板的孔位排列和走线方向有限，有时无法完全做到与原理图完全一致，此时应尽量保持总体布局的合理性，确保信号流向清晰。同时，应注意电源线和地线的布线，采用“电源总线”和“地线总线”的方式，将各芯片的电源和地端分别连接至总线上，避免电源和地线在电路板上绕行过远，以减少干扰和压降。

五、思考题

（1）在实验中常用示波器观察信号源波形，连接时导线红、黑俩接头可以颠倒相接吗？为什么？

不可以颠倒相接。在电子测量中，红色接头通常代表信号端（高电位端），黑色接头代表公共地端（参考零电位端）。示波器探头和信号源的输出端口均遵循这一颜色标识规则。如果将红黑接头颠倒相接，相当于将信号源的地端连接到了示波器的信号输入端，而信号源的信号端接地，这会导致两种后果：一是示波器屏幕上无法正常显示波形（可能显示为一条接近零电位的直线）；二是对于某些没有输出短路保护的信号源，可能导致内部电路损坏。此外，即使测量交流信号时波形能够显示，颠倒接法也会使波形相位反转 180° ，在测量相位关系或李萨如图形时会产生错误结论。因此，连接时必须严格遵循红接正、黑接地的基本原则。

(2) 测量中示波器测得的正弦波峰—峰值大于交流毫伏表测得的示值，你知道吗为什么？

这是由两种仪器的测量原理和读数含义不同造成的正常现象。示波器直接显示的是波形在垂直方向上的最大瞬时电压差值，即峰峰值 V_{pp} ，它反映了波形从最低点到最高点的电压幅值。交流毫伏表内部采用平均值响应电路，但其刻度盘按正弦波有效值进行标定，因此读取的是正弦波的有效值 V_{rms} 。对于一个标准的正弦波，峰峰值与有效值之间的转化公式为

$$V_{pp} = 2\sqrt{2}V_{rms} \approx 2.828V_{rms}$$

也就是说，示波器测得的峰峰值大约是毫伏表读数的 2.828 倍，所以前者大于后者是完全正确的。如果测量的是方波或三角波，由于波形因数不同，两者之间不再存在固定的换算系数，此时毫伏表的读数将失去意义，应改用示波器进行测量。

(3) 交流毫伏表能测量直流电压吗？它在其工作频率范围内用来测量正弦交流信号的什么数值？万用表交流电压档能测量任何频率的交流信号吗？

交流毫伏表不能测量直流电压。因为毫伏表的输入级通常串联了隔直电容，直流分量被完全阻挡无法进入放大电路，因此对直流电压的响应为零。如果需要测量直流电压，必须使用万用表的直流电压档或直流电压表。

交流毫伏表在其标称的工作频率范围内（常见型号为 5Hz~1MHz）专门用于测量正弦交流信号的有效值。其刻度盘已经按正弦波有效值校准，读数即为该正弦波的有效值。

万用表的交流电压档不能测量任何频率的交流信号。普通指针式万用表的交流电压档频率响应范围较窄，通常仅适用于 45Hz~1000Hz（约 1kHz）以内的工频或音频信号。当频率超过 1kHz 时，测量误差迅速增大；频率达到数百千赫兹时，指针基本不动。数字万用表的交流档频率范围稍宽（多为 40Hz~400Hz 或最高 1kHz），同样无法测量高频信号。因此，对于高频交流信号（如数百 kHz 以上的正弦波或方波），应使用示波器或专用高频毫伏表进行测量。

(4) 某双路稳压电源，每路安全输出最大电压值为 10V，现要求输出 +15V 电位点，画出此情况连线示意图。

由于每路电源单独输出最大仅为 10V，无法直接获得 15V。解决方法是采用两路电源串联输出，利用电压相加的原理获得所需电压值。

具体操作步骤如下：将第一路电源的输出电压调至 7.5V，第二路电源的输出电压也调至 7.5V（两路电压之和为 15V）。然后将第一路电源的负极与第二路电源的正极用导线短接。此时，第一路电源的正极相对于公共地的电压为 +7.5V，第二路电源的负极相对于公共地的电压为 -7.5V，两者之间的总电压为 15V。




图 1.8 15V 电源的接线接法

(5) 用示波器观察信号波形时,为了使(1)波形清晰,(2)亮度适中,(3)波形稳定,(4)移动波形位置,(5)改变波形个数,(6)改变波形高度,(7)同时可显示两个信号波形,需要分别调整哪些旋钮?

针对上述七种调节需求,对应的示波器旋钮或功能如下:

(1) 波形清晰:调节聚焦旋钮(FOCUS)。通过调整电子束的聚焦程度,使屏幕上显示的光点或波形线条达到最细、最锐利的状态。部分示波器还配有辅助聚焦(ASTIG)旋钮,用于消除波形在水平或垂直方向上的散焦。

(2) 亮度适中:调节辉度旋钮(INTENSITY),也称为亮度旋钮。顺时针增大亮度,逆时针减小亮度。使用时应将亮度调至清晰可见但不过亮的程度,避免长时间高亮度聚焦于一点灼伤示波管荧光粉。

(3) 波形稳定:主要调节触发电平旋钮(LEVEL),并配合触发菜单中的触发源(SOURCE)和触发边沿(SLOPE)选择。正确的触发设置能够使每帧扫描的起点对齐在波形的同一相位点上,从而获得静止不晃动的稳定波形。通常先将触发电平调至波形幅度的中间值,再微调直至波形完全稳定。也可以先按自动设置(AUTOSET)快速获得稳定波形。

(4) 移动波形位置:调节水平位移旋钮(HORIZONTAL POSITION)可使波形左右移动;调节垂直位移旋钮(VERTICAL POSITION)可使波形上下移动。这两个旋钮分别改变水平方向和垂直方向的零参考点位置,按下这些旋钮(如果支持)通常可使波形快速回到屏幕中心。

(5) 改变波形个数:调节水平时基旋钮(SEC/DIV 或 TIME/DIV)。顺时针旋转(减小每格时间)可以横向放大波形,屏幕上显示的周期数减少(波形个数变少);逆时针旋转(增大每格时间)可以横向压缩波形,屏幕上显示的周期数增加(波形个数变多)。例如,将时基从1ms/格改为2ms/格,同一周期波形的显示宽度减半,屏幕上可容纳更多周期。

(6) 改变波形高度:调节垂直档位旋钮(VOLTS/DIV)。顺时针旋转(减小每格电压值)会使波形幅度增大;逆时针旋转(增大每格电压值)会使波形幅度减小。为了保证测量精度,应使波形高度尽量占满屏幕的2/3以上(但不超出屏幕),即至少不小于两大格。

(7) 同时显示两个信号波形:首先按下CH1和CH2通道的激活按钮(通常标有“CH1 MENU”和“CH2 MENU”或“1”“2”),使两个通道均处于开启状态。然后根据需要选择显示模式:对于模拟示波器,通常选择“交替(ALT)”模式用于显示高频信号,选择“断续(CHOP)”模式用于显示低频信号;对于数字示波器,两个通道通常自动同时显示。此外,还需分别调节两个通道的垂直位移旋钮,将两个波形上下分开,避免重叠,便于观察和对比。最后确认触发源设置为“CH1”或“CH2”或交替触发(取决于具体测量需求)。

实验二 基本放大电路

一、实验目的

1. 学习基本放大电路静态工作点、电压放大倍数、输入输出阻抗及频率响应的调整与测试方法。
2. 观察静态工作点，负载电阻改变对电路工作状态，输出波形及 A_V 的影响。

二、实验原理及电路图

2.1 静态工作点（Q点）的设定与意义

共射放大电路（如图 2.1(a)所示）中，晶体管的静态工作点由基极偏置电阻、集电极电阻和发射极电阻共同决定。静态工作点的核心参数包括基极电流 I_{BQ} 、集电极电流 I_{CQ} 和集电极-发射极电压 V_{CEQ} 。

正确设定 Q 点的原则是：将 Q 点置于晶体管输出特性曲线的放大区中间位置（如图 2.1(b)所示），使得输入动态信号正负半周变化时，晶体管始终工作在放大区，输出波形不失真。若 Q 点设置过高（ V_{CEQ} 过小），晶体管容易进入饱和区，输出波形下半周被削平，称为饱和失真（饱和失真，如图 2.3）；若 Q 点设置过低（ V_{CEQ} 过大），晶体管容易进入截止区，输出波形上半周被削平，称为截止失真（截止失真，如图 2.2）。




图 2.1 共射放大电路及其输出特性曲线




图 2.2 截止失真示意图




图 2.3 饱和失真示意图

静态工作点的调整分为粗调和精调两个阶段：

粗调时通过调节可变电阻 R_W ，用万用表直流电压档测量集电极-发射极电压 V_{CEQ} ，使其约为 $3.7 \sim 3.8V$ ，此时由公式 $I_{CQ} = (V_{CC} - V_{CEQ})/R_C$ 计算可得集电极静态电流约为 $1.5mA$ 。粗调的目的是将 Q 点快速置于放大区中部附近，避免工作点严重偏离。

精调则采用动态波形观察法，从信号源输入频率 $f = 1kHz$ 、幅值 $V_i = 10mV$ 的正弦波信号，用示波器观察输出波形，反复微调 R_W ，使输出波形达到最大且上下对称不失真。这种精调方法利用了波形直观显示的优势，能够将 Q 点调整到最佳位置，确保放大电路具有良好的线性放大性能和较大的动态输出范围。

测量静态工作点时，必须首先拆除输入信号，将放大电路输入端对地短路，再用万用表进行测量，以避免交流信号干扰直流读数的准确性。

2.2 动态分析

动态分析是指放大电路在输入交流信号时的工作状态分析，主要研究放大电路的电压放大倍数、输入阻抗、输出阻抗、负载影响以及非线性失真等性能指标。本实验的电路图如图 2.4 所示。




图 2.4 共射放大电路及其交流小信号模型

(1) 电压放大倍数 A_V 的测量

电压放大倍数 A_V 定义为输出电压与输入电压之比，即

$$A_V = \frac{V_o}{V_i}$$

对于共射放大电路， A_V 的理论值约为

$$A_V = -\beta \frac{R_C \parallel R_L}{r_{be}} = -\beta \frac{R'_L}{r_{be}}$$

其中，负号表示输出与输入反相。本次实验中 $R_L = 0$ （空载），故 $A_V = -\beta \frac{R_C}{r_{be}}$ 。当接入负载电阻 R_L 后，交流等效负载电阻变为 $R'_L = R_C \parallel R_L$ ，其值小于空载时的 R_C ，因此带载后的电压放大倍数 A_V 小于空载时的放大倍数。负载电阻越小， R'_L 越小， A_V 下降越明显。




图 2.5 共射放大电路输入阻抗 R_i 和输出阻抗 R_o 的测量原理图

（2）输入阻抗 R_i

输入阻抗是从放大电路输入端看进去的等效交流电阻，即 $R_i = V_i/I_i$ 。输入阻抗的大小反映了放大电路对信号源的负载效应。输入阻抗越高，放大电路从信号源获取的电流越小，信号源输出电压的衰减越少，有利于信号的传输。测量输入阻抗常采用“串联电阻法”：在信号源与放大电路输入端之间串联一个已知电阻 R ，由串联分压关系可得

$$\frac{V_i}{V'_i} = \frac{R_i}{R + R_i}$$

推导出

$$R_i = R \times \frac{V_i}{V'_i - V_i}$$

（3）输出阻抗 R_o

输出阻抗是从放大电路输出端看进去的等效交流电阻（在输入短路、输出端外加信号时测量），即 $R_o = V_o/I_o$ 。输出阻抗的大小反映了放大电路带负载的能力。输出阻抗越低，带负载能力越强，输出电压受负载变化的影响越小。测量输出阻抗常采用“负载法”：先测量空载时的输出电压 V_o ，再接入已知负载电阻 R_L ，测量带载时的输出电压 V'_o 。由串联分压关系可得

$$\frac{V'_o}{V_o} = \frac{R_L}{R_o + R_L}$$

推导出

$$R_o = R_L \times \frac{V_o - V'_o}{V'_o}$$

（4）非线性失真

当放大电路的工作点进入晶体管特性曲线的非线性区（饱和区或截止区），或者输入信

号幅度过大超出线性动态范围时，输出波形与输入波形不再保持线性关系，产生非线性失真。非线性失真的特征是输出波形出现削顶（截止失真）或削底（饱和失真），波形上下不对称，或出现额外的谐波成分。判别非线性失真的方法是：若波形顶部被削平且底部正常，说明工作点偏低（截止失真）；若波形底部被削平且顶部正常，说明工作点偏高（饱和失真）；若波形上下同时被削平，说明输入信号过大，超出了放大器的动态范围。

2.3 观察负载电阻 R_L 变化对电压放大倍数 A_V 的影响

在放大电路中，负载电阻 R_L 的大小直接影响交流等效负载电阻 $R'_L = R_C \parallel R_L$ ，从而影响电压放大倍数 A_V 。当放大电路空载（ $R_L = \infty$ ）时，交流等效负载电阻等于 R_C ，此时电压放大倍数最大；当接入负载电阻 R_L 后， $R'_L < R_C$ ，电压放大倍数相应减小。负载电阻越小（即负载越重）， R'_L 越小， A_V 下降越明显。

三、实验仪器

1. 数字存储示波器 DST1102B 一台
2. 低频信号源 SG1020P 一台
3. 交流毫伏表 YB2173 一台
4. 双路直流稳压电源 DH1718 一台
5. 万用表 MF—47 一块

四、实验内容及步骤

4.1 静态工作点调整与测试

首先将双路直流稳压电源输出电压调至 $V_{CC} = 6V$ ，并按实验电路图正确接入电路，注意电源正负极性与电路标识一致，将电源的正极接电路的正电源端，负极接电路的公共地端。然后进行粗调静态工作点：调节可变电阻 R_W ，用万用表直流电压档测量集电极-发射极电压 V_{CEQ} ，使其约为 $3.7 \sim 3.8V$ 。此时由公式 $I_{CQ} = (V_{CC} - V_{CEQ})/R_C$ 计算可得集电极静态电流 $I_{CQ} \approx 1.5mA$ 。

接着进行精调静态工作点：从信号源输入频率 $f = 1kHz$ 、幅值 $V_i = 10mV$ 的正弦波信号，用示波器观察输出波形，示波器探头接放大电路输出端，地端接电路公共地。反复微调 R_W ，使示波器上显示的输出波形最大且上下对称、无明显失真。最后记录此时的静态工作点时有

$$V_{CEQ} = 3.75V$$

注意：测量静态工作点时，必须首先拆除输入信号 V_i ，将放大电路输入端对地短路，再用万用表进行测量，以避免交流信号干扰直流读数的准确性

3.2 观察静态工作点对输出波形的影响

设定信号源输出频率 $f = 1kHz$ 、幅值 $V_i = 50mV$ 的正弦波，用示波器观察输出波形。首先观察截止失真：缓慢增大 R_W 的阻值，即将偏置电阻调大，降低静态工作点，用示波器观察输出波形的变化。当工作点过低时，输出波形顶部出现削平现象（正半周缺失），此即为截止失真。记录此时对应的 V_{CEQ} 和 I_{CQ} 值，并将失真类型填入表 2.1 中。然后观察饱和失真：缓慢减小 R_W 的阻值，即将偏置电阻调小，抬高静态工作点，用示波器观察输出波形的变化。当工作点过高时，输出波形底部出现削平现象（负半周缺失），此即为饱和失真。记录此时对应的 V_{CEQ} 和 I_{CQ} 值，并将失真类型填入表 2.1 中。最后重新调

节 R_W ，使输出波形恢复最大且不失真的状态，为后续实验做好准备。

注意：每次测量静态工作点 V_{CEQ} 和 I_{CQ} 之前，必须先将输入信号源关闭或将放大电路输入端对地短路，确保无交流信号输入后再进行测量。

表 2.1 静态工作点 Q 变化对输出波形的影响

R_W 变化方向	静态工作点	失真性质
减小	$V_{CEQ} = 2V$ $I_{CQ} = 2.67mA$	饱和失真
增大	$V_{CEQ} = 4.5V$ $I_{CQ} = 1.00mA$	截止失真

两种情况下的波形图如图 2.5 所示：




图 2.5 静态工作点 Q 变化对输出波形的影响的波形图

解读：

表 2.1 记录了当调节可变电阻 R_W 时，静态工作点变化所导致的失真类型。从表中可以看出，当 R_W 增大时，静态工作点变为 $V_{CEQ} = 2V$ 、 $I_{CQ} = 2.67mA$ ，此时产生的失真为饱和失真。当 R_W 减小时，静态工作点变为 $V_{CEQ} = 4.5V$ 、 $I_{CQ} = 1.00mA$ ，此时产生的失真为截止失真。

上述对应关系符合共射放大电路的工作原理： R_W 增大使基极偏置电阻变大，基极电流 I_{BQ} 减小，集电极电流 I_{CQ} 减小， V_{CEQ} 增大，工作点向截止区方向移动；反之， R_W 减小使工作点向饱和区方向移动。

图 2.5 展示了两种失真情况下的输出波形。图 2.5(a)为 $V_{CEQ} = 2V$ 时的饱和失真波形，从图中可以看出，输出波形的底部被削平（负半周缺失），而顶部保持正常。这是因为当静态工作点偏高时，晶体管在输入信号的正半周进入饱和区，导致输出负半周被削平。图 2.5(b)为 $V_{CEQ} = 4.5V$ 时的截止失真波形，从图中可以看出，输出波形的顶部被削平（正半周缺失），而底部保持正常。这是因为当静态工作点偏低时，晶体管在输入信号的负半周进入截止区，导致输出正半周被削平。

通过以上实验现象可以得出以下结论：调节可变电阻 R_W 可以改变放大电路的静态工作点位置。当工作点设置过高时（ V_{CEQ} 偏小），输出波形出现饱和失真，表现为底部削平；当工作点设置过低时（ V_{CEQ} 偏大），输出波形出现截止失真，表现为顶部削平。实验中的最佳工作点应使输出波形最大且上下对称不失真。

3.3 测量交流电压放大倍数

在静态工作点调节合适的条件下（即输出波形最大且不失真），从信号源输入频率 $f = 1kHz$ 的正弦波信号。按表 2.2 所列的输入电压数值，逐步调节信号源输出幅度。用示


波器的 Measure 功能分别测量输入电压有效值 V_i 和输出电压有效值 V_o （或峰峰值）。

每次测量时，用示波器观察输出波形，确保波形不失真，若出现失真，应适当减小输入信号幅度。计算电压放大倍数 $A_v = V_o/V_i$ ，将测量结果和计算结果填入表 2.2 中，并记录输出波形情况。最后找出最大不失真输出幅值：逐渐增大输入信号 V_i ，直至输出波形即将出现失真为止，记录此时的输入电压值和输出电压值，填入表 2.2 的相应位置。


表 2.2 交流电压放大倍数测量数据（输入为峰峰值）

V_i (mV)	V_o (mV)	$A_v = \frac{V_o}{V_i}$
10	976	97.6
15	1400	93.33
20	1860	93
75（最大不失真电压）	5640	75.2

对应的输出波形如图 2.6 所示：




(a) $V_i = 10\text{mV}$




(b) $V_i = 15\text{mV}$



(c) $V_i = 20\text{mV}$



(d) $V_i = 75\text{mV}$



(e) $V_i = 80\text{mV}$ （已经出现饱和和失真）

图 2.6 不同输入电压（峰峰值）情况下都波形图

解读：

表 2.2 记录了不同输入电压（峰峰值）条件下测得的交流电压放大倍数数据，图 2.6 展示了对应的输出波形变化情况。从表中可以看出，当输入电压 V_i 从 10mV 逐渐增大至 75mV 时，输出电压 V_o 相应地从 976mV 增大至 5640mV，电压放大倍数 A_V 则从 97.6 逐渐下降至 75.2。这表明该放大电路在输入信号较小时（如 $V_i = 10\text{mV}$ ）具有较高的放大能力，但随着输入信号的增大，放大器逐渐进入非线性工作区域，放大倍数开始下降，出现增益压缩现象。当输入电压为 75mV 时，输出波形虽仍保持不失真，但已接近线性放大的极限，对应的输出电压 5640mV 即为最大不失真输出电压。当输入电压增大至 80mV 时，输出波形已出现饱和失真，说明此时输入信号已超出放大器的线性动态范围。

图 2.6(a)至(e)依次展示了不同输入电压下的输出波形变化。图 2.6(a)为 $V_i = 10\text{mV}$ 时的输出波形，波形光滑且上下对称（由于三极管本身的非线性特性，图像显示上宽下窄属于正常现象），说明此时放大器工作在线性区，输出为无失真正弦波。图 2.6(b)为 $V_i = 15\text{mV}$ 时的输出波形，此时输出幅度增大，但波形仍基本保持对称，未见明显失真。图 2.6(c)为 $V_i = 20\text{mV}$ 时的输出波形，随着输入信号进一步增大，波形仍保持完整，但可观察到放大倍数已有轻微下降。图 2.6(d)为 $V_i = 75\text{mV}$ 时的输出波形，此时输出波形幅度达到最大，在最大不失真电压输出条件下波形上下仍基本对称，放大倍数下降至 75.2。图 2.6(e)为 $V_i = 80\text{mV}$ 时的输出波形，此时输出波形底部已被明显削平，出现典型的饱和失真现象。

通过以上实验数据可以得出以下结论：该放大电路在输入信号 V_i 较小时（约 10mV 至 20mV 范围）具有较好的线性放大性能，电压放大倍数约为 93 至 97.6。随着输入信号幅度的增大，输出电压虽然继续增加，但放大倍数逐渐下降。最大不失真输出电压为 5640mV，对应的输入电压为 75mV，此时放大倍数下降至 75.2，这表明在最大不失真输出条件下，放大倍数相比小信号时有所降低。当输入电压超过 75mV 后，输出波形出现失真。

因此，为了获得较大的不失真输出电压，应合理选择输入信号的幅度，使其不超过放大器的线性动态范围。该实验验证了共射放大电路在大信号输入条件下会产生非线性失真的特性，同时也说明了静态工作点设置在合适位置对于保证线性放大性能的重要性。

3.4 观察负载电阻对电压放大倍数的影响

在输入端加入合适的交流信号（ $f = 1\text{kHz}$ ），调节输入信号幅度，用示波器观察输出波形，确保输出波形不失真，记录此时的输入电压 V_i （保持不变）。首先测量空载时的输出电压：先将负载电阻 R_L 断开（即 $R_L = \infty$ ），用示波器测量输出电压有效值 V_o ，记录于表 2.3 中。然后测量带载时的输出电压：接入不同阻值的负载电阻 $R_L = 1.5\text{k}\Omega$ 测量对应输出电压有效值 V_o ，记录于表 2.3 中。计算不同负载条件下的电压放大倍数 $A_V = V_o/V_i$ ，填入表 2.3 中。

表 2.3 负载变化对电压放大倍数 A_V 的影响

负载电阻 R_L (k Ω)	输入电压 V_i (mV)	输出电压 V_o (mV)	电压放大倍数 A_V
∞ （空载）	10（有效值）	916	91.6
1.5（带载）	10（有效值）	100	10（失真）

解读：

表 2.3 记录了负载电阻 R_L 变化对电压放大倍数 A_V 的影响。从表中数据可以看出，空载时（ $R_L = \infty$ ）输入电压 $V_i = 10\text{mV}$ 时，输出电压 $V_o = 916\text{mV}$ ，电压放大倍数 $A_V =$

91.6，输出波形正常。当接入负载电阻 $R_L = 1.5k\Omega$ 后，在相同的输入电压条件下，输出电压急剧下降至 100mV，放大倍数降低至 10，且输出波形出现失真。这表明负载的接入对放大电路的性能产生了显著影响。

负载接入导致放大倍数大幅下降的原因可以从交流等效电路的角度进行分析。在阻容耦合共射放大电路中，耦合电容对直流起隔离作用，因此接入负载电阻 R_L 并不会改变晶体管的静态工作点。但对于中频交流信号而言，耦合电容的容抗很小，可视为短路，因此负载电阻 R_L 通过电容接入交流通路，与集电极电阻 R_C 形成并联关系，交流等效负载电阻变为 $R'_L = R_C \parallel R_L$ 。空载时，交流等效负载电阻等于集电极电阻 R_C ，此时放大倍数最大。接入负载电阻 R_L 后， R'_L 小于 R_C ，且负载电阻越小， R'_L 越小，放大倍数下降越明显。当 $R_L = 1.5k\Omega$ 时， R'_L 显著减小，导致放大倍数从 91.6 急剧下降至 10。

带载条件下输出波形出现失真的原因是，接入负载后交流负载线变陡，放大器的动态范围被压缩，输出电压的最大不失真摆幅减小，使得原本在空载时能够正常放大的输入信号，在带载后超出了放大器的线性动态范围，从而产生波形失真。此外，带载状态下输出电压大幅下降还与放大电路的输出阻抗 R_o 有关。根据输出阻抗的串联分压原理，当放大电路接入负载 R_L 后，实际加在负载上的电压 V_o 为空载电压 V'_o 的一部分，其关系为 $V_o = V'_o \times \frac{R_L}{R_o + R_L}$ 。若放大电路的输出阻抗较大，则输出电压在负载上的分压比例更低，导致带载能力不足。本实验中，带载后输出电压从 916mV 降至 100mV，说明该放大电路的输出阻抗相对较大，带负载能力较弱。

通过以上实验数据可以得出以下结论：负载电阻对共射放大电路的电压放大倍数和输出波形有着重要影响。空载时放大倍数最高，波形质量最好；接入负载后，放大倍数下降，且 R_L 越小，放大倍数下降越明显，波形失真越严重。因此，在实际应用中，应根据负载的要求合理设计放大电路的输出级，降低输出阻抗以提高带负载能力。对于本实验所研究的放大电路，为了获得较大的放大倍数和良好的输出波形，应避免接入过小的负载电阻。

3.5 测量输入阻抗

在信号源与放大电路输入端之间串联一个已知电阻 $R = 1.5k\Omega$ ，该电阻应尽量靠近放大电路输入端，以减少分布参数的影响。输入频率 $f = 1kHz$ 的正弦波信号，调节信号源输出幅度，用示波器观察放大电路输出波形，确保输出波形不失真。

用示波器测量以下两个电压值：首先测量信号源开路电压 V_i' ，即将毫伏表探头接到串联电阻之前（信号源输出端与串联电阻的连接点），测量该点对地的电压有效值；然后测量放大电路输入端的实际电压 V_i 。将测得的 V_i' 和 V_i 记录于表 2.4 中。根据公式 $R_i =$

$R \times \frac{V_i}{V_i' - V_i}$ 计算输入阻抗，将计算结果填入表中。注意：测量过程中应保持输入信号频率和幅度不变，且输出波形始终不失真。

3.6 测量输出阻抗

在输入端加入合适的交流信号（ $f = 1kHz$ ），调节输入信号幅度，用示波器观察输出波形，确保输出波形不失真，记录此时的输入电压 V_i （保持该值不变）。首先测量空载时的输出电压：先将负载电阻 R_L 断开（即 $R_L = \infty$ ），用示波器测量输出电压有效值 V_o ，记录于表中。然后测量带载时的输出电压：接入已知负载电阻 $R_L = 1.5k\Omega$ ，用示波器测量此时的输出电压有效值 V_o' ，记录于表中。确保两次测量时输入电压 V_i 完全相同，若输入

电压有变化，应重新调节信号源使其保持一致。根据公式 $R_o = R_L \times \frac{V_o - V_o'}{V_o'}$ 计算输出阻抗，将计算结果填入表 2.4 中。注意：若测量值与理论值偏差较大，应检查测量过程中输入电压是否保持恒定，以及示波器或毫伏表的量程选择是否合适。

表 2.4 负载电阻 R_L 变化对电压放大倍数 A_V 的影响

输入阻抗 R_i				输出阻抗 R_o			
V_i' (mV)	V_i (mV)	R_i		V_o' (V)	V_o (V)	R_o	
30	15.48	测量	计算	4.16	3.736	测量	计算
		1.59	1.50			1.70	1.50

解读：

表 2.4 记录了放大电路的输入阻抗 R_i 和输出阻抗 R_o 的测量数据与计算结果。输入阻抗采用串联电阻法测量，在信号源与放大电路输入端之间串联一个已知电阻 $R = 1.5\text{k}\Omega$ ，测得信号源开路电压 $V_i' = 30\text{mV}$ ，放大电路输入端的实际电压 $V_i = 15.48\text{mV}$ 。根据分压公式 $R_i = R \times \frac{V_i}{V_i' - V_i}$ ，计算得到输入阻抗测量值为 $1.59\text{k}\Omega$ ，与理论计算值 $1.50\text{k}\Omega$ 基本吻合，误差约为 6%。输出阻抗采用负载法测量，先测量空载时的输出电压 $V_o' = 4.16\text{V}$ ，再接入已知负载电阻 $R_L = 1.5\text{k}\Omega$ ，测量带载时的输出电压 $V_o = 3.736\text{V}$ 。根据分压公式 $R_o = R_L \times \frac{V_o' - V_o}{V_o}$ ，计算得到输出阻抗测量值为 $1.70\text{k}\Omega$ ，与理论计算值 $1.50\text{k}\Omega$ 相比偏差约为 13.3%。

输入阻抗测量误差的主要来源包括以下几个方面。首先，串联电阻 $R = 1.5\text{k}\Omega$ 本身存在标称值误差，其实际阻值可能偏离标称值，直接影响计算结果。其次，信号源在输出过程中可能存在轻微的幅度波动，使得两次测量时的实际输入条件不一致。再者，晶体管自身的非线性特性使得输入阻抗随信号幅度的变化而略有改变，而理论计算通常基于小信号模型，两者之间存在一定偏差。

输出阻抗测量误差的主要来源包括以下几个方面。首先，两次测量中输入电压难以保持绝对一致，空载和带载条件下放大电路输入端的实际电压 V_i 可能发生变化（因为接入负载后输入阻抗略有变化），这违反了测量原理中“输入电压保持不变”的前提条件。其次，负载电阻 $R_L = 1.5\text{k}\Omega$ 的标称值存在误差，其实际值可能偏离标称值。再者，晶体管工作点在小信号条件下的微小漂移也会影响输出阻抗的测量结果。最后，在带载条件下输出波形处于临界失真状态（如表 2.3 所示带载时输出已失真），测量值本身可能已受失真影响而偏离真实值，从而引入额外的测量偏差。

通过以上误差分析可以得出以下结论：串联电阻法和负载法分别能够有效测量放大电路的输入阻抗和输出阻抗，测量值与理论计算值基本吻合，验证了相关测量原理的正确性。输入阻抗测量误差较小（约 6%），实验结果较为可靠；输出阻抗测量误差相对较大（约 13.3%），主要原因是带载条件下输出电压已接近失真状态，以及两次测量中输入电压难以完全保持一致。为了提高测量精度，应选用精度更高的电阻、在测量过程中确保输入电压严格保持不变，同时避免在输出波形失真条件下读取数据。

五、思考题

(1) 为什么信号源输出电压幅度在接入被测电路后可能发生变化？其变化程度与什么因素有关？

1) 信号源输出电压幅度在接入被测电路后发生变化，其根本原因在于信号源内部存在固有的输出阻抗，这是信号源本身的物理特性，无法完全消除。同时，被测电路并非纯阻性负载，其输入端可能存在电阻、电容、电感等多种元件，这些元件共同构成了被测电路的输入阻抗，会对信号源输出信号产生复杂的影响。

1.从电路原理的角度来看，信号源接入被测电路后，其输出阻抗与被测电路的输入阻抗构成串联回路，形成分压关系。信号源的开路电压被分配在信号源内阻和被测电路输入阻抗上，实际加在被测电路输入端的电压仅为开路电压在输入阻抗上的分压值，必然小于开路电压本身。

2.对于交流信号而言，被测电路中的电容和电感元件还会引入频率依赖，使得不同频率下的输入阻抗不同，从而影响不同频率信号的传输特性。

3.此外，当被测电路存在非线性元件时，还可能产生谐波及额外的频率分量，进一步影响电压幅度的准确测量。

2) 变化程度主要由以下两个因素决定：

1.被测电路的输入阻抗大小。输入阻抗越高，分压比例越大，实际获得的电压越接近开路电压，电压下降幅度越小；反之，输入阻抗越低，分压比例越小，电压下降越显著。

2.信号源的输出阻抗大小。信号源输出阻抗越低，其内阻上的压降越小，输出电压受负载变化的影响也越小；反之，输出阻抗越高，电压下降越明显。具体而言，当被测电路的输入阻抗远大于信号源输出阻抗时，信号源输出电压几乎不发生变化，信号源工作于接近理想电压源状态；当被测电路的输入阻抗与输出阻抗相当时，负载效应显著，输出电压明显下降；当被测电路的输入阻抗小于信号源输出阻抗时，电压下降极为严重，信号源近乎被短路。

因此，在电子测量与放大电路设计中，为了尽可能减少信号源输出电压的变化，应优先选择输入阻抗足够高的放大电路，并尽量降低信号源的输出阻抗，以减小负载效应带来的测量误差。

(2) 通常希望放大器的输入电阻高一些好，还是低一些好？对输出电阻呢？

对于输入电阻，通常希望其越高越好。从信号源的角度来看，放大器的输入电阻相当于信号源的负载。输入电阻越高，意味着放大电路从信号源汲取的电流越小，信号源内阻上的压降越小，信号源输出电压的衰减越少，从而保证尽可能多的信号电压能够有效传递到放大电路的输入端。从能量传输的角度来看，高输入电阻减少了信号源与放大电路之间的功率消耗，提高了信号的传输效率。从测量精度的角度来看，高输入电阻减小了测量仪器对被测电路工作状态的干扰，使测量结果更接近真实值。因此，在理想情况下，放大器的输入电阻应趋于无穷大。

对于输出电阻，通常希望其越低越好。输出电阻是衡量放大电路带负载能力的重要指标。输出电阻越低，当负载变化时，输出电压的稳定性越好，即放大电路受到负载变化的影响越小。从负载获取功率的角度来看，根据最大功率传输定理，当负载电阻等于输出电阻时负载获得最大功率，但在电压放大电路中，更关注的是输出电压的稳定性和不失真传输，因此通常要求输出电阻远小于负载电阻，以确保输出电压在不同负载条件下保持稳定。从信号传输质量的角度来看，低输出电阻有助于抑制信号在传输过程中的反射和衰减，提高信号的保真度。

综合以上分析，高输入电阻、低输出电阻是评价放大电路性能优劣的重要标志。

(3) 发现输出波形失真，是否说明静态工作点一定不合适？

输出波形失真并不一定意味着静态工作点设置不当，静态工作点不合适只是导致波形失真的原因之一。输出波形失真的可能原因相当广泛，从信号源到放大电路再到测量环节，每一个环节出现问题都可能导致观测到的波形畸变。

1.在信号源方面，输入信号幅度过大是最常见的失真原因。即使静态工作点设置完全正确，当输入信号幅度超出放大器的线性动态范围时，输出波形仍会出现削顶或削底，这种失真并不涉及静态工作点的问题。此外，信号源的输出阻抗过高可能导致信号在传输过程中产生衰减和畸变，信号源内部存在非线性失真也会影响输入信号的质量。

2.在放大电路方面，除了静态工作点设置不当（过高导致饱和失真、过低导致截止失真）外，交流负载也可能使交流负载线变陡，动态范围被压缩，在相同的输入信号条件下更容易产生失真。元件参数偏差、晶体管老化或性能不良、电源滤波不充分引入纹波干扰等，也都是可能的失真来源。

3.在测量环节，示波器探头补偿不当会导致观测到的方波出现过冲或振铃，误判为电路失真；示波器的垂直档位或水平时基设置不合理可能造成波形显示不完整，产生视觉上的误解；探头地线连接不良或地线过长会引入外部干扰，使波形叠加噪声而显得失真。

因此，发现波形失真时，正确的处理思路是首先排除测量环节的误差，确认示波器设置正确、探头补偿恰当；然后检查输入信号是否过大，适当减小输入幅度观察失真是否消失；最后再检查静态工作点是否合适，通过调节偏置电阻观察波形变化来判断是否存在工作点偏移问题。只有逐一排查，才能准确定位失真的根源。

(4) 什么叫非线性失真，你能画一下非线性失真输出波形吗？

非线性失真是指放大电路在放大信号过程中，由于晶体管的输入特性曲线和输出特性曲线在非放大区存在明显的弯曲（即非线性），使得输出信号与输入信号之间不再保持线性比例关系，输出波形相对于输入波形发生畸变的现象。非线性失真的本质在于，晶体管在进入饱和区或截止区后，其集电极电流不再随基极电流线性变化，导致输出电压的正半周或负半周被削去一部分，波形失去原有的对称性。

从频域的角度来看，非线性失真的特征是输出信号中产生了输入信号原本没有的新的频率分量（即谐波），从而改变了信号的频谱结构。例如，输入一个纯净的正弦波信号，输出信号中除了基波分量外，还出现了二次谐波、三次谐波等高频成分，导致输出波形不再是标准的正弦波。非线性失真越严重，谐波分量所占比例越大，波形畸变越明显。

非线性失真根据其产生原因和波形特征，主要分为以下几种类型：

第一种是饱和失真，发生在静态工作点设置过高时，即 V_{CEQ} 过小、 I_{CQ} 过大。当输入信号的正半周到来时，晶体管进入饱和区，集电极电流达到饱和值后不再随基极电流的增加而增加，集电极-发射极电压 V_{CE} 下降到饱和压降 V_{CES} 附近而无法继续降低，导致输出电压的负半周被削平，波形底部出现平坦或削底现象。在共射放大电路中，由于输出电压与输入电压反相，饱和失真表现为输出波形底部被削平。

第二种是截止失真，发生在静态工作点设置过低时，即 V_{CEQ} 过大、 I_{CQ} 过小。当输入信号的负半周到来时，晶体管进入截止区，集电极电流被切断为零，集电极电压不再随输入信号变化，导致输出电压的正半周被削平，波形顶部出现平坦或削顶现象。在共射放大电路中，截止失真表现为输出波形顶部被削平。

第三种是半波失真，当静态工作点严重偏离放大区时，晶体管在输入信号的半个周期内完全导通，在另半个周期内完全截止，输出波形仅保留半个周期的信号，另半个周期完全消失，形成半波整流状波形。这种失真常发生在工作点极度偏低或输入信号极大的情况

下，信号的一半被完全切除。

第四种是双向失真，当输入信号幅度过大时，晶体管在正负半周分别交替进入饱和区和截止区，输出波形的顶部和底部均被削平，形成上下均被削平的波形。这种失真是饱和失真和截止失真的混合表现形式，表明输入信号已严重超出放大器的线性动态范围。

第五种是交越失真，这是乙类推挽功率放大电路中最常见的一种失真，表现为输出波形在零点附近出现平坦区或台阶，波形正负半周在过零处不连续、衔接不佳。其产生原因是推挽电路中两个晶体管在基极偏置电压不足时，在信号过零附近的工作点处于截止区，无法及时导通，导致小信号附近出现一段死区，波形在过零处出现平坦或失真。

在共射放大电路中，最常见的非线性失真是截止失真和饱和失真，二者均与静态工作点位置直接相关。若输入信号幅度过大，也可能出现正负半周同时被削平的混合失真。本实验通过调节 R_W 改变静态工作点，观察到了截止失真（波形顶部削平）和饱和失真（波形底部削平）的典型波形，验证了非线性失真产生的基本原理。




图 2.7 不同类型的失真

（5）实验电路中基极电阻是否可以不接？为什么？怎样才能测量其阻值？

实验电路中基极电阻绝不可省略。基极电阻是共射放大电路建立正常静态工作点的关键元件，其作用具有不可替代性。

从静态工作点的建立来看，基极电阻与电源电压共同决定了基极的偏置电流。基极电阻将电源电压降压后施加于晶体管的基极，使基极-发射极正偏导通，从而产生合适的基极电流。在没有基极电阻的情况下，基极将直接连接到电源正端或处于悬空状态。若基极直接接电源，基极电流将失去限流约束而急剧增大，晶体管迅速进入深度饱和状态，集电极电流极大，功耗急剧上升，轻则电路无法正常工作，重则因过热烧毁晶体管；若基极悬空，晶体管将完全截止，电路无放大作用。因此，基极电阻既是提供偏置的元件，也是保护晶体管的限流元件。

从工作点稳定性的角度来看，合适的基极电阻取值能够使静态工作点对晶体管参数变

化和环境温度变化具有较好的稳定性。当基极电阻取值过大时，基极电流过小，工作点偏低，容易产生截止失真；当基极电阻取值过小时，基极电流过大，工作点偏高，容易产生饱和失真。因此，基极电阻的取值需要经过精心设计和调试，使静态工作点处于最佳位置。

测量基极电阻阻值的方法主要有以下两种。方法一为直接测量法：在电路完全断电的状态下，将基极电阻从电路板或面包板上的一端断开（以消除其他并联支路对测量结果的干扰），然后用万用表的电阻档直接测量该电阻两端的阻值。此方法操作简单，结果准确可靠。方法二为间接计算法：在电路正常工作的状态下，用万用表直流电压档测量基极电阻两端的电压降 V_R 和基极电流 I_B （可通过测量基极电压和发射极电压，结合欧姆定律推算），然后根据欧姆定律 $R = V_R / I_B$ 计算阻值。此方法无需断开电阻，但测量过程受万用表内阻和晶体管参数离散性的影响，精度不如直接测量法。

实验三 集成运算放大器应用

一、实验目的

1. 掌握 LM741 (F007) 集成运放功能和使用方法。
2. 掌握反相放大, 低通滤波电路和振荡电路的测试和计算方法。

二、实验原理及电路图

2.1 通用运算放大器——LM741

本实验采用通用型集成运算放大器 LM741 作为基本实验元件, 它是一种高放大倍数 ($10^5 \sim 10^8$)、高输入阻抗、低输出阻抗的直接耦合放大电路。使用时需接入双电源供电, 通常为 $\pm 12\text{V}$, 其原理分析已于实验一中说明, 具体接线图如图 3.1。




图 3.1 $\pm 12\text{V}$ 电源连接示意图

LM741 为 8 引脚双列直插封装, 引脚排列如图 3.2 所示 (俯视图, 管脚朝下, 缺口朝上或圆点标记朝左, 从左上角开始逆时针编号)。下详细说明这些引脚的功能:

引脚 1 (OA1) —— 调零端 (Offset Null 1)。该引脚与引脚 5 配合使用, 用于外部调零。在实际应用中, 通常在引脚 1 和引脚 5 之间跨接一个可调电位器 (通常为 $10\text{k}\Omega$), 电位器的滑动端接负电源 ($-V_{cc}$), 通过调节电位器可以补偿运放本身的输入失调电压, 使输出电压在零输入时精确为零。

引脚 2 ($IN -$) —— 反相输入端。输入信号从此端接入时, 输出信号与输入信号相位相反 (相差 180°)。在反相比例放大电路中, 输入信号经输入电阻接入该引脚, 同时反馈电阻从输出端跨接至该引脚, 形成电压并联负反馈。该引脚具有较高的输入阻抗, 在理想运放条件下其电位近似为零 (虚地)。

引脚 3 ($IN +$) —— 同相输入端。输入信号从此端接入时, 输出信号与输入信号相位相同。在同相比例放大电路中, 输入信号直接接入该引脚, 反馈信号从输出端经分压后接入反相输入端。在反相放大电路中, 该引脚通常直接接地或经平衡电阻接地。

引脚 4 ($-V_{cc}$) —— 负电源端。该引脚连接负电源电压, 通常为 -12V 。LM741 采用双电源供电, 正负电源对称, 才能使输出电压以零电位为中心对称摆动, 实现正负半周信号的完整放大。电源电压的取值受限于芯片的最大额定值 (通常为 $\pm 18\text{V}$), 电压过高可能损坏芯片, 电压过低则会限制输出动态范围。

引脚 5 (OA2) —— 调零端 (Offset Null 2)。该引脚与引脚 1 配合完成失调电压调零, 其内部结构与引脚 1 对称。调零时, 在引脚 1 和引脚 5 之间连接电位器, 通过调节改变内部差分放大级的对称性, 从而消除输出端存在的直流偏移电压。

引脚 6 (OUT) —— 输出端。该引脚为放大后的信号输出端。LM741 的输出阻抗很

低（通常为几十欧姆），具有较强的带负载能力，可以直接驱动后级电路。在实验中，输出电压从该引脚引出接入示波器或毫伏表进行测量。在反相放大电路中，该引脚通过反馈电阻与反相输入端相连；在振荡电路中，该引脚输出正弦波信号。

引脚 7（+V_{CC}）—— 正电源端。该引脚连接正电源电压，通常为 +12V。正负电源共同为运放的内部放大电路提供工作电压，电源端通常需并联去耦电容（如 0.1μF）以滤除电源纹波和低频干扰，确保电路工作稳定。

引脚 8（NC）—— 空脚（No Connection）。该引脚在芯片内部与电路无连接，使用时悬空即可，无需接入任何信号或电源。在某些封装形式中，该引脚可能用于频率补偿，但在 LM741 中为空脚。

注意事项：LM741 具有内部频率补偿和输出短路保护功能，适合本实验中的反相放大、低通滤波和振荡电路等多种应用。使用时需注意电源极性不可接反，否则可能损坏芯片。输入信号幅度不应过大，以免超出运放的共模输入范围或导致输出饱和失真。




图 3.2 LM741 芯片引脚图

2.2 反比例放大电路




图 3.3 反比例放大电路

反比例放大电路是集成运放最基本的线性应用电路，其结构特点是输入信号从运放的反相输入端（引脚 2）接入，同相输入端直接接地或经平衡电阻接地，反馈电阻 R_F 跨接在输出端与反相输入端之间，形成电压并联负反馈。

其电压放大倍数表达式的推导如下：

由“深度负反馈”可知，电路满足“虚断”的特性，则运算放大器的同相输入端电流 i_P 和反相输入端电流 i_N 满足关系式：

$$i_P = i_N = 0$$

于是输入电流 i_i 、输出电流 i_o 和反馈电流 i_F 满足：

$$i_i = i_o = i_F$$

运用欧姆定律有

$$\frac{U_i - U_N}{R_1} = \frac{U_N - U_o}{R_F}$$

结合“虚断”的特性与电阻 R_2 直接与地相连，由“虚断”可知，运算放大器的同相输入端电压 U_P 和反相输入端电压 U_N 满足关系式：

$$U_P = U_N = 0$$

于是上述式子可以化简为：

$$\frac{U_i - 0}{R_1} = \frac{0 - U_o}{R_F}$$

移项即有：

$$A_u = -\frac{U_o}{U_i} = -\frac{R_F}{R_1}$$

其中负号表示输出电压与输入电压反相，放大倍数仅取决于反馈电阻 R_F 与输入电阻 R_1 的比值，而与运放本身的参数无关，这是深度负反馈条件下运放电路的重要特性。在理想运放条件下，反相输入端的电位近似为零，称为“虚地”。当输入信号为正弦波时，输出为放大的反相正弦波。考虑到 LM741 的最大输出幅度约为 $\pm 12V$ （受电源电压限制），当放大倍数较大时（如 $R_F = 100k\Omega$ 、 $R_1 = 1k\Omega$ ，放大倍数为 100 倍），输入信号幅度应控制在 120mV 以内，否则输出将产生削波失真。

2.3 低通滤波电路（积分电路）

当将反馈电阻 R_F 替换为电阻与电容的并联网络（如 $20k\Omega$ 电阻与 $0.22\mu F$ 电容并联）时，电路构成有源低通滤波器，亦可视为积分电路。从由纯电容反馈的积分电路出发，逐步推导出阻容并联反馈的频率特性表达式。

（1）首先考虑反馈支路中仅有电容 C （无电阻）时的情况，其示意图如下：




图 3.4 反馈网络仅为电容时的积分电路

由“虚短”和“虚断”可知，运放同相输入端接地，反相输入端电压 $U_N = 0$ ，反相输入端电流为零。输入电流 i_i 全部流过电容 C ，满足：

$$i_i = \frac{U_i - 0}{R_1} = \frac{U_i}{R_1}$$

电容两端电压与电流的关系为：

$$U_o = -\frac{1}{C} \int i_c dt$$

由于反相端虚地，输出端与反相输入端之间的电压即为电容两端电压，且流过电容的电流 $i_c = i_i$ ，于是可得输出电压为：

$$u_o(t) = -\frac{1}{R_1 C} \int_0^t u_i(\tau) d\tau + u_o(0)$$

$u_o(t)$ 与 $u_i(t)$ 的积分成正比，因此该电路为积分电路。

(2) 当反馈支路为电阻 R 与电容 C 并联时，示意图如下：




图 3.5 反馈网络为电容与电阻并联时的积分电路

反馈支路的等效阻抗 Z_F 为电阻与电容的并联：

$$Z_F = R \parallel \frac{1}{j\omega C} = \frac{R \cdot \frac{1}{j\omega C}}{R + \frac{1}{j\omega C}} = \frac{R}{1 + j\omega RC}$$

由反相放大电路的增益关系可知，电压放大倍数等于反馈阻抗与输入阻抗之比的负值：

$$A_U(j\omega) = \frac{U_o}{U_i} = -\frac{Z_F}{R_1}$$

将 Z_F 代入上式：

$$A_U(j\omega) = -\frac{1}{R_1} \cdot \frac{R}{1 + j\omega RC} = -\frac{R}{R_1} \cdot \frac{1}{1 + j\omega RC}$$

当频率较低时 ($\omega \rightarrow 0$)， $j\omega RC \rightarrow 0$ ，增益趋近于 $-R/R_1$ ，电路近似为反相放大器；当频率较高时，分母增大，增益下降，具有低通滤波特性。由此可进一步推导截止频率：

$$f_H = \frac{1}{2\pi RC}$$

2.4 正弦振荡电路

正弦振荡电路用于产生特定频率的正弦波信号，其核心是运放构成的正反馈放大器配合选频网络。本实验采用的振荡电路由运放、正反馈网络和选频网络组成，如图 1.3.5 所示。选频网络通常由电阻 R_1 、 R_2 和电容 C_1 、 C_2 构成，具有频率选择性，仅对特定频率的信号提供零相移和最大反馈量。振荡频率由选频网络参数决定，其示意图如下所示：




图 3.6 正弦振荡电路

(1) 振荡频率的推导过程:

1) 首先推导选频网络的反馈系数表达式。对于图 3.5 所示的文氏桥选频网络, 反馈电压 V_f 取自 R_2 与 C_2 的并联支路两端, 该支路与 R_1 、 C_1 串联支路构成分压关系, 故反馈系数 $F(j\omega)$ 为:

$$F(j\omega) = \frac{U_f}{U_o} = \frac{Z_{R_2C_2}}{Z_{R_1C_1} + Z_{R_2C_2}}$$

其中 $Z_{R_1C_1} = R_1 + \frac{1}{j\omega C_1}$, $Z_{R_2C_2} = R_2 \parallel \frac{1}{j\omega C_2}$ 。

2) 将 $Z_{R_1C_1}$ 、 $Z_{R_2C_2}$ 表达式代入上式:

$$F(j\omega) = \frac{\frac{R_2}{1 + j\omega R_2 C_2}}{\frac{1 + j\omega R_1 C_1}{j\omega C_1} + \frac{R_2}{1 + j\omega R_2 C_2}}$$

化简分子分母:

$$F(j\omega) = \frac{j\omega R_2 C_1}{(1 + j\omega R_1 C_1)(1 + j\omega R_2 C_2) + j\omega R_2 C_1}$$

3) 展开分母:

$$F(j\omega) = \frac{j\omega R_2 C_1}{1 - \omega^2 R_1 R_2 C_1 C_2 + j\omega(R_1 C_1 + R_2 C_2 + R_2 C_1)}$$

为了满足振荡的相位平衡条件, 反馈系数 $F(j\omega)$ 应为实数 (即虚部为零), 这意味着选频网络的相移为零。利用文氏桥的已知结论: 当满足 $R_1 C_1 = R_2 C_2$ 时, 反馈系数达到最大值, 且相移为零。

1. 当取 $C_1 = C_2 = C$ 、 $R_1 = R_2 = R$ 时:

由相位平衡条件可得:

$$\omega RC = \frac{1}{\omega RC}$$

即:

$$\omega = \frac{1}{RC}$$

由此可得振荡频率为:

$$f_0 = \frac{\omega}{2\pi} = \frac{1}{2\pi RC}$$

2.当取 $C_1 \neq C_2$ 、 $R_1 \neq R_2$ 时:

由一般情况下的相位平衡条件（反馈系数虚部为零），可推导出元件参数与振荡频率的通用关系为：

$$f_0 = \frac{1}{2\pi\sqrt{R_1 R_2 C_1 C_2}}$$

(2) 电路起振条件:

电路起振必须同时满足幅度平衡条件和相位平衡条件。相位平衡条件由选频网络在 f_0 处提供零相移来实现。幅度平衡条件要求环路增益大于 1，即运放的放大倍数 A_v 与反馈系数 F 的乘积满足：

$$A_v \cdot F > 1$$

在文氏桥振荡器中，当 $f = f_0$ 时反馈系数达到最大值为 $F_{\max} = 1/3$ ，因此起振条件要求运放放大倍数 $A_v > 3$ 。对于本实验中的同相放大电路，其放大倍数为：

$$A_v = 1 + \frac{R_F}{R_f}$$

因此起振条件为：

$$1 + \frac{R_F}{R_f} > 3$$

即：

$$\frac{R_F}{R_f} > 2$$

通常取 $R_F > 2R_f$ 时，电路能够起振并产生稳定的正弦振荡。为了获得稳定且不失真的波形，通常要求 R_F 略大于 $2R_f$ ，并通过稳幅电路使输出幅度稳定在电源电压范围内。

(3) “替代法”验证起振条件:

通过“替代法”可以验证起振条件：当振荡电路产生稳定的正弦波形后，断开正反馈环节，用低频信号源替代自振荡信号，保持输出幅度 V_o 和频率 f_o 不变，测量此时的输入电压 V_i 和反馈电压 V_f 。计算反馈系数 F 和放大倍数 A_{vf} 。若 $A_{vf} \cdot F > 1$ ，说明电路满足起振条件，正反馈足以维持振荡；若 $A_{vf} \cdot F < 1$ ，电路无法维持振荡。

2.5 正弦波—方波—三角波函数发生器设计原理

正弦波—方波—三角波函数发生器是由三个基本功能模块级联构成的波形变换电路，其整体设计思路为：首先由正弦振荡器产生频率稳定、波形良好的正弦波信号；然后将正弦波送入电压比较器，通过比较器的非线性整形作用将正弦波转换为方波；最后将方波送入积分器进行积分运算，输出得到三角波。三个模块依次级联，即可在同一电路中同时获得三种波形，各模块之间通过合理的阻抗匹配和幅度匹配实现信号的有效传递。

(1) 正弦振荡器模块

采用文氏桥振荡电路，其振荡频率由选频网络参数 R_1 、 R_2 、 C_1 、 C_2 决定，起振条件要求运放放大倍数 $A_v > 3$ ，具体原理已在 2.4 节中详述，此处不再重复。

(2) 电压比较器模块

电压比较器的示意图如下：




图 3.7 电压比较器

电压比较器模块的核心原理是利用运放的开环增益极高的特性。在开环工作状态下，运放的同相输入端与反相输入端之间只要有微小的电压差，输出端就会迅速至饱和区，即输出高电平 V_{OH} 或低电平 V_{OL} 。

根据示意图进行分析：

1. 首先求出高电平 V_{OH} 和低电平 V_{OL} 。输出端接有稳压管 $U_Z = \pm 6V$ ，跨接在输出端与地之间，对输出电压进行双向限幅。电阻 $R_4 = 5k\Omega$ 为稳压管的限流电阻，其作用是在稳压管导通时限制电流，防止稳压管因电流过大而损坏。

当运放输出高电平时，输出电压被 $+6V$ 稳压管钳位至 $+6V$ ，因此 $U_{OH} = +6V$ 。

当运放输出低电平时，输出电压被 $-6V$ 稳压管钳位至 $-6V$ ，因此 $U_{OL} = -6V$ 。

因此，该电压比较器输出方波的高电平和低电平分别为：

$$U_{OH} = +6V, U_{OL} = -6V$$

2. 接着写出同相输入端电压 u_P 和反相输入端电压 u_N 的表达式。 $R_1 = 10k\Omega$ 接入比较器的反相输入端（引脚 2），同相输入端（引脚 3）接地。同时，输出端通过正反馈电阻 $R_3 = 100k\Omega$ 将输出电压反馈至同相输入端，构成迟滞比较器结构。

同相输入端电压 u_P 由输出电压 u_o 决定， u_o 经电阻 R_2 与 R_3 分压后加至同相输入端，即

$$u_P = \frac{R_2}{R_2 + R_3} u_o$$

反相输入端有

$$u_N = u_i$$

3. 令 $u_P = u_N$ ，并且代入可求解出比较器的阈值电压（翻转电压） U_T 。由 $u_P = u_N$ 可得：

$$u_P = \frac{R_2}{R_2 + R_3} u_o = u_i = u_N$$

将 $R_2 = 10k\Omega$ 、 $R_3 = 90k\Omega$ 、 $U_{OH} = +6V$ ， $U_{OL} = -6V$ 代入阈值电压表达式：

$$U_{T+} = -\frac{10}{100} \times 6 = 0.6V, U_{T-} = \frac{10}{100} \times (-6) = -0.6V$$

即当输入正弦波电压高于 $+0.6V$ 时，比较器翻转为低电平；当输入正弦波电压低于 $-0.6V$ 时，比较器翻转为高电平。两个阈值电压之差 $\Delta U_T = U_{T+} - U_{T-} = 0.6 - (-0.6) = 1.2V$ 称为回差电压，正反馈电阻 R_3 越大，回差电压越小，抗干扰能力越弱；反之回差电压越大，抗干扰能力越强。上述电压比较器的输入输出特性如下图所示：




图 3.8 电压比较器的输入输出特性

根据输入电压作用于同相输入端还是反相输入端决定输出电压的跃变方向。本设计中输入信号接入反相输入端，因此输出电压的跃变方向与输入信号相反：当输入正弦波正半周超过高阈值时，输出跃变为低电平；当输入正弦波负半周低于阈值时，输出跃变为高电平。正弦波在过零点附近依次穿越 -0.6V 和 $+0.6\text{V}$ 两个阈值时触发比较器翻转，输出波形为与输入正弦波同频率的正负对称方波。引入正反馈后，回差电压的存在有效避免了在正弦波过零点附近因微小噪声引起的输出抖动，使输出波形边沿更加陡峭、稳定。

(3) 积分器模块

该模块用于将方波变换为三角波。积分电路采用反相积分器结构，其核心原理是：输出电压与输入电压对时间的积分成正比，即 $u_o(t) = -\frac{1}{RC} \int u_i(t) dt$ 。当输入信号为方波时，方波在正半周保持恒定的正电压，积分器输出线性下降；方波在负半周保持恒定的负电压，积分器输出线性上升。方波正负交替变化，积分器的输出便在下降和上升之间往复，从而形成三角波。三角波的频率与输入方波频率相同，其幅度由积分时间常数 $\tau = RC$ 和输入方波的幅度共同决定：时间常数越大，积分速度越慢，输出三角波幅度越小，但线性度更好；时间常数越小，积分速度越快，输出三角波幅度越大，但积分线性度变差，可能出现非线性失真。因此，在实际设计中应根据所需的三角波幅度选择合适的时间常数，通常要求积分器的运放具有低输入偏置电流和低失调电压，以减小积分误差。

由此综合上述三个模块可以绘制出完整的转换电路：




图 3.9 正弦波—方波—三角波函数发生器设计电路

三、实验仪器

1. 数字存储示波器 DST1102B 一台
2. 低频信号源 SG1020P 一台
3. 交流毫伏表 YB2173 一台

4. 双路直流稳压电源 DH1718 一台
5. 万用表 MF—47 一块

四、实验内容及步骤

4.1 反相放大倍数的测量

按图 3.3 连接反相比例放大电路，经仔细检查确认无误后，接入 $\pm V_{cc} = \pm 12V$ 双路直流稳压电源。将信号源频率调至 $f = 1kHz$ ，先将信号源输出幅度调至零 ($U_i = 0$) 接入电路，然后逐渐增大输入信号幅度，使输出电压 $U_o = 2V$ 。按表 3.1 所列的不同反馈电阻 R_F 阻值 (5.1k Ω 、51k Ω 、100k Ω)，分别测量对应的输入电压 U_i 值，记录于表 3.1 中。计算各条件下的实际电压放大倍数 $A_u = -U_o/U_i$ 。

表 3.1 反相放大倍数的测量

R_F (k Ω)	V_o (V)	V_i (mV)	$A_v = -V_o/V_i$	$A'_v = -R_F/R_3$	$(A'_v - A_v)/A'_v \times 100\%$
5.1	2	400	-5.00	-5.10	1.96%
51	2	40	-50.00	-51.00	1.96%
100	2	20	-100.00	-100.00	0%

解读：

表 3.1 记录了反相放大倍数在不同反馈电阻条件下的测量数据、理论计算值及两者之间的相对误差。从表中可以看出，当反馈电阻 R_F 分别为 5.1k Ω 、51k Ω 和 100k Ω 时，设置输出电压保持为 2V，对应的输入电压分别为 400mV、40mV 和 20mV。根据 $A_u = -V_o/V_i$ 计算得到的实际放大倍数分别为 -5.00、-50.00 和 -100.00，与理论值 $A'_v = -R_F/R_3$ (分别为 -5.10、-51.00 和 -100.00) 基本吻合，相对误差分别为 1.96%、1.96% 和 0%。

误差产生的主要原因包括以下几个方面。首先，电阻元件本身存在标称值误差，实际电阻值可能偏离标称值，导致理论放大倍数与实际值之间存在偏差。当 $R_F = 5.1k\Omega$ 和 51k Ω 时，误差约为 1.96%，其主要来源于电阻阻值的容差以及测量电压时的读数误差。其次，运放并非理想器件，其开环增益有限 (LM741 的开环增益约为 $10^5 \sim 10^6$)，有限的增益使得放大倍数与理论值存在微小偏差，尤其是在放大倍数较小 (如 -5 倍) 时，有限开环增益的影响更为明显，相对误差略有增大。当 $R_F = 100k\Omega$ 时，相对误差较小，说明在较高放大倍数下测量值与理论值吻合良好。

在实际测量中，为了获得较高的测量精度，应尽量使输出电压保持在一定幅度，以避免因输入信号过小引入较大的相对误差。同时，在测量毫伏级交流电压时的固有误差会进一步影响测量结果的准确性，建议在测量小信号时选用精度更高的仪器或适当增大输出电压以提高信噪比。此外，实验前应对电阻进行实际阻值测量，使用标称值进行计算会产生一定偏差。总体而言，反相比例放大电路的实测放大倍数与理论值基本一致，验证了深度负反馈条件下放大倍数仅取决于反馈电阻与输入电阻之比，而与运放本身参数无关的重要特性。

3.2 积分器电路


按图 3.5 连接积分电路，用信号源输出连续方波作为输入信号。保持方波 $V_i = 40mV$ (峰峰值) 不变，按表 3.2 所列的频率值 (50Hz、100Hz、300Hz、500Hz、1kHz、2kHz)，依次改变输入信号的频率。用示波器观察并记录输出波形的形状变化，应观察到输入方波经积分后逐渐演变为三角波的完整过程，用交流毫伏表测量各频率点对应的输出

电压有效值 V_o ，记录于表 3.2 中。


表 3.2 积分电路实验数据记录表

频率 f (Hz)	50	100	300	500	1000	2000
输出电压有效值 V_o (V)	0.0316	0.0311	0.0305	0.0293	0.4230	0.2500


对应的输出波形如下图：




(a) $f = 50$ Hz




(b) $f = 100$ Hz




(c) $f = 300$ Hz



(d) $f = 500$ Hz



(e) $f = 50$ Hz



(f) $f = 100$ Hz

图 3.10 不同频率下积分电路的输出波形示意图

表 3.2 记录了积分电路在方波输入条件下，不同频率对应的输出电压有效值。从表中数据可以看出，当输入方波频率较低时（50Hz 至 500Hz），输出电压有效值基本稳定在 0.03V 左右，（分别为 0.0316V、0.0311V、0.0305V 和 0.0293V），数值变化很小且呈现缓慢下降的趋势。当频率升高至 1kHz 时，输出电压有效值跃升至 0.4230V，相比 500Hz 时的 0.0293V 增大了约 14 倍；当频率继续升高至 2kHz 时，输出电压有效值下降至 0.2500V。

这一变化规律与积分电路的频率响应特性相符。在反相积分电路中，输出电压与输入电压的积分成正比，其幅频特性可近似表示为 $V_o \propto 1/f$ （在理想积分条件下）。当输入方波频率较低时，方波的周期较长，积分器在一个周期内有足够长的时间对输入信号进行积分，但由于积分时间常数固定，较长的积分时间使得输出信号的变化幅度相对较小，因此低频段输出电压有效值较低且基本保持恒定。随着频率升高至 1kHz 时，周期缩短，积分时间减少，输出波形幅度显著增大，表现在有效值上为 0.4230V 的跃升。当频率继续升高至 2kHz 时，积分器对高频信号的增益进一步下降，输出幅度回落至 0.2500V，反映了积分器的高频衰减特性。

输出波形随频率的变化规律如图(a)至(d)所示。在低频段（50Hz 至 500Hz），积分器有足够的时间对输入方波进行积分，输出波形接近理想的三角波，线性度较好，但幅度较小。当频率升高至 1kHz 和 2kHz 时，由于积分时间变短，输出三角波的幅度增大，但波形线性度有所下降，不再呈现完美的三角波形状。在更高的频率下，电容的容抗进一步减小，反馈信号通过电容旁路，积分效果减弱，输出幅度反而下降，符合低通滤波特性。

3.3 测量正弦振荡频率及反馈参数

按图 3.6 连接正弦振荡电路，经仔细检查确认无误后，接入 $\pm 12\text{V}$ 直流稳压电源。接通电源后，用示波器观察输出端波形。若电路满足起振条件，输出端应出现稳定的正弦波。待波形稳定后，用示波器或频率计测量振荡频率 f_0 ，读取示波器波形幅度，换算为输出电压有效值或峰峰值 V_o ，记录于表 3.3 中。

采用“替代法”验证起振条件。首先断开正反馈环节，用低频信号源的输出信号替代自振荡信号（保持反馈电阻 R_F 不变）。调节信号源的输出幅度和频率，用示波器观察输出波形，使替代信号对应的输出电压 V_o' 和频率 f_o' 与原振荡时的 V_o 、 f_o 完全一致。此时，分别测量信号源的实际输入电压 V_i 和反馈电压 V_f ，记录于表 3.3 中。计算反馈系数 $F = V_f/V_o$ 、放大倍数 $A_{vf} = V_o/V_i$ 以及环路增益 $A_{vf} \cdot F$ 。

表 1.3.4 正弦振荡电路测量数据表

测量值				测算值		
V_o (V)	V_f (V)	V_i (V)	T (ms)	$F = V_f/V_o$	$A_{vf} = V_o/V_i$	$f = 1/T$ (Hz)
7.95	12.7	2.68	0.670	0.337	2.97	1490

替换前后 V_o 的波形图如下：




图 3.11 正弦振荡电路输出波形图

解读：

表 3.4 记录了正弦振荡电路稳定工作时测得的各参数值，图 3.11 展示了“替换”前后振荡电路正常工作时的输出波形。从表中数据可以看出，输出电压 $V_o = 7.95\text{V}$ ，反馈电压 $V_f = 12.7\text{V}$ ，输入电压 $V_i = 2.68\text{V}$ ，振荡周期 $T = 0.670\text{ms}$ ，对应的振荡频率 $f = 1/T \approx 1490\text{Hz}$ 。

反馈系数 $F = V_f/V_o = 12.7/7.95 \approx 1.60$ 。放大倍数 $A_{vf} = V_o/V_i = 7.95/2.68 \approx 2.97$ 。环路增益 $A_{vf} \cdot F = 2.97 \times 1.60 \approx 4.75 \gg 1$ ，满足起振条件 $AF > 1$ 。虽然放大倍数 $A_{vf} \approx 2.97$ 略小于 3，但环路增益远大于 1，足以维持稳定的振荡输出。放大倍数 $A_{vf} = V_o/V_i = 7.95/2.68 \approx 2.97$ ，略小于起振条件要求的 $A_v > 3$ 。由于实际电路已稳定振荡，表明实际放大倍数应满足起振要求。

实测值偏小的可能原因包括：测量时电压表读数存在误差、输入电压与输出电压的测量基准不一致（如 V_o 为峰值而 V_i 为有效值），或替代法测量过程中信号源引入的误差。环路增益 $A_{vf} \cdot F = 2.97 \times 1.60 \approx 4.75 \gg 1$ ，满足起振条件 $AF > 1$ 。

从振荡频率来看，实测 $f = 1490\text{Hz}$ 。根据图 3.6 的电路参数，若选频网络采用 $R = 10\text{k}\Omega$ 、 $C = 0.01\mu\text{F}$ ，理论振荡频率 $f_0 = 1/(2\pi RC) \approx 1592\text{Hz}$ ，实测值与理论值基本吻合，相对误差约为 6.4%，在电阻电容元件容差（通常为 5% 或 10%）允许范围内。图 3.11 所示的波形为稳定的正弦波，说明电路满足相位平衡条件和幅度平衡条件，能够产生持续稳定的振荡输出

五、思考题

（1）当 $R_F = 100\text{k}\Omega$ 时，在理想反相放大电路中，若考虑到运算放大器的最大输出幅度为 $\pm 12\text{V}$ 时， U_i 的大小不应超过多少伏？

理想反相放大电路的电压放大倍数为 $A_u = -R_F/R_3$ 。当 $R_F = 100\text{k}\Omega$ 、 $R_3 = 1\text{k}\Omega$ 时，放大倍数为 $|A_u| = 100$ 。若运算放大器的最大不失真输出幅度为 $\pm 12\text{V}$ ，则输入电压 U_i 的幅度应满足 $|U_i| \leq 12\text{V}/100 = 0.12\text{V} = 120\text{mV}$ 。若输入信号幅度超过此值，输出信号将被电源电压限幅，产生削波失真。在实际测量中，考虑到运放存在饱和压降，实际最大不失真输出幅度略小于电源电压，建议输入信号幅度控制在 100mV 以内，以保证足够的安全裕度。

（2）绘制低通特性曲线，指出其低频通带。

绘制曲线如下：




图 3.12 低通特性曲线

低通滤波电路允许低频信号通过，而对高频信号产生衰减。其幅频特性可分为三个区域进行定性描述。

在低频段，电容的容抗远大于反馈电阻，电容支路近似开路，信号主要通过反馈电阻形成负反馈，电路近似为反相放大器，电压放大倍数保持恒定且较大，增益平坦。

随着频率逐渐升高，电容的容抗开始下降，部分反馈信号通过电容支路分流，使得反馈阻抗减小，电压放大倍数开始下降，电路进入截止频率附近的过渡区。

在高频段，电容的容抗远小于反馈电阻，反馈信号大部分通过电容支路，输出电压显著下降，增益随频率升高而继续降低，为每十倍频程下降 20dB。

低频通带是指电压放大倍数基本保持恒定的频率范围，即低于截止频率的频率区间。在该频率范围内，电路对输入信号的放大能力稳定，输出波形无明显衰减，能够有效地传输低频分量。超过截止频率后，增益开始下降，对高频信号产生衰减，从而实现低通滤波功能。

(3) 在低通滤波电路中，改变积分时间常数，输出会有怎样变化？

积分时间常数 $\tau = RC$ 是决定低通滤波电路性能的关键参数。

改变时间常数对输出波形的影响如下：

增大时间常数（增大电阻或电容），会使截止频率 $f_H = 1/(2\pi RC)$ 降低，低频通带变窄，对高频信号的抑制能力增强，输出波形更加平滑，高频分量减少，但电路响应速度变慢，达到稳定输出所需的时间增长。

减小时间常数会使截止频率升高，低频通带展宽，电路对高频信号的抑制能力减弱，输出波形中保留的高频分量增多，但响应速度加快，实时性提高。在积分器应用中，时间常数决定了输出三角波的幅度和线性度：时间常数越大，积分效果越明显，输出三角波幅度越小，线性越好；时间常数越小，输出三角波幅度越大，但积分线性度变差。

总之，应根据具体应用需求合理选择时间常数，在滤波效果和响应速度之间取得平衡。

实验四 有源滤波器

一、实验目的

- 1、掌握由运放、电阻和电容构成的有源滤波器的工作原理。
- 2、掌握有源滤波器的调试技术。
- 3、掌握有源滤波器的幅频响应特性测试方法。
- 4、理解信号的频率成分及滤波器对于信号成分的处理方式。

二、实验实验原理及电路图

在实际的电子系统中，输入信号往往包含有一些不需要的信号成分，必须设法将其衰减到足够小的程度，或者需要在众多混杂的信号中把有用的信号挑选出来。为此，需要采用滤波器。滤波器是一种选频电路，它允许特定频率范围内的信号顺利通过（通带），而对其他频率的信号进行抑制或衰减（阻带）。

滤波器按功能分类可分为四种基本类型。低通滤波器允许低于截止频率 f_H 的低频信号通过，而高于截止频率的高频信号被衰减。高通滤波器允许高于截止频率 f_L 的高频信号通过，而低于截止频率的低频信号被衰减。带通滤波器只允许某一频带范围（ $f_L \sim f_H$ ）内的信号通过，高于或低于该频带的信号均被衰减。带阻滤波器则抑制某一频带范围内的信号，而允许该频带以外的信号通过。

滤波器按是否含有有源器件可分为无源滤波器和有源滤波器。无源滤波器由电阻、电容和电感等无源元件构成，其电路结构简单、无需电源，但电路无增益且对信号有衰减，带负载能力差，通带放大倍数通常小于 1。有源滤波器由运算放大器与电阻、电容网络构成，具有输入阻抗高、输出阻抗低、可提供信号增益、便于级联等优点，广泛应用于各类电子系统中。有源滤波器的频率响应特性由其传递函数决定，通过合理设计电路参数，可实现所需的不同滤波功能。本实验将分别测量一阶低通、一阶高通、二阶高通、四阶高通和带通滤波器的幅频特性曲线。

有源滤波器的核心是运算放大器构成的电压跟随器或同相/反相放大器，配合 RC 选频网络实现频率选择功能。其幅频特性可用传递函数 $A_u(j\omega)$ 来描述，通带增益和截止频率由电路中的电阻和电容参数决定。滤波器阶数由电路中电容的个数（或极点数）决定，阶数越高，阻带衰减速率越快，滤波效果越理想。

2.1 一阶低通滤波器




图 4.1 一阶低通滤波器电路图

一阶低通滤波器（示意图如上）由一个 RC 低通网络与运算放大器构成。RC 低通网络由电阻 R_1 与电容 C_1 串联构成，其连接方式为：输入信号 U_i 经电阻 R_1 接入运放的同相输入端，电容 C_1 跨接在同相输入端与地之间，形成低通选频网络。运放接成电压跟随器形式，实现缓冲放大。

其选频网络的传递函数推导如下。由电阻 R_1 与电容 C_1 构成的分压电路，同相输入端电压 U_+ 为：

$$U_+ = U_i \cdot \frac{Z_C}{R_1 + Z_C}$$

其中电容阻抗 $Z_C = 1/(j\omega C_1)$ ，代入上式：

$$U_+ = U_i \cdot \frac{\frac{1}{j\omega C_1}}{R_1 + \frac{1}{j\omega C_1}} = U_i \cdot \frac{1}{1 + j\omega R_1 C_1}$$

运放接成电压跟随器时放大倍数为 1，即 $U_o = U_+$ ，故一阶低通滤波器的传递函数为：

$$A_u(j\omega) = \frac{U_o}{U_i} = \frac{1}{1 + j\omega R_1 C_1}$$

其幅频响应为：

$$|A_u(j\omega)| = \frac{1}{\sqrt{1 + (\omega R_1 C_1)^2}}$$

当 $\omega = 0$ 时， $|A_u| = 1$ ，直流信号全部通过；当 $\omega \rightarrow \infty$ 时， $|A_u| \rightarrow 0$ ，高频信号被完全衰减。截止频率 f_H 定义为增益下降至直流增益的 $1/\sqrt{2}$ （约 0.707）倍时所对应的频率，令 $\omega_H R_1 C_1 = 1$ ，解得：

$$f_H = \frac{1}{2\pi R_1 C_1}$$

在截止频率以上，幅频特性以每十倍频程 20dB 的速率滚降。其相频特性为输出电压滞后于输入电压，最大相移趋近于 -90° 。

2.2 一阶高通滤波器




图 4.2 一阶高通滤波器电路图

一阶高通滤波器将低通滤波电路中的电阻与电容位置互换，即输入信号 U_i 经电容 C_1 接入运放的同相输入端，电阻 R_1 跨接在同相输入端与地之间，形成高通选频网络。运放接成电压跟随器形式。

由电容 C_1 与电阻 R_1 构成的分压电路，同相输入端电压 U_+ 为：

$$U_+ = U_i \cdot \frac{R_1}{R_1 + Z_c} = U_i \cdot \frac{R_1}{R_1 + \frac{1}{j\omega C_1}} = U_i \cdot \frac{j\omega R_1 C_1}{1 + j\omega R_1 C_1}$$

运放接成电压跟随器， $U_o = U_+$ ，故一阶高通滤波器的传递函数为：

$$A_u(j\omega) = \frac{U_o}{U_i} = \frac{j\omega R_1 C_1}{1 + j\omega R_1 C_1}$$

其幅频响应为：

$$|A_u(j\omega)| = \frac{\omega R_1 C_1}{\sqrt{1 + (\omega R_1 C_1)^2}}$$

当 $\omega \rightarrow \infty$ 时， $|A_u| \rightarrow 1$ ，高频信号全部通过；当 $\omega = 0$ 时， $|A_u| = 0$ ，直流信号被完全阻断。截止频率 f_L 同样定义为增益下降至通带增益的 $1/\sqrt{2}$ 倍时所对应的频率，令 $\omega_L R_1 C_1 = 1$ ，解得：

$$f_L = \frac{1}{2\pi R_1 C_1}$$

在截止频率以下，幅频特性以每十倍频程 20dB 的速率滚降。其相频特性为输出电压超前于输入电压，最大相移趋近于 $+90^\circ$ 。

2.3 二阶高通滤波器




图 4.3 二阶高通滤波器电路图

二阶高通滤波器在一阶高通滤波器的基础上增加一级 RC 网络，即在输入电容 C_1 后增加一个电阻 R_2 与电容 C_2 组成的第二级高通网络，构成二阶高通结构。运放仍作为缓冲或放大级。

采用级联分析方法，二阶高通滤波器的传递函数为两级一阶高通传递函数的乘积：

$$A_u(j\omega) = \frac{j\omega R_1 C_1}{1 + j\omega R_1 C_1} \cdot \frac{j\omega R_2 C_2}{1 + j\omega R_2 C_2}$$

当 $R_1 = R_2 = R$ 、 $C_1 = C_2 = C$ 时：

$$A_u(j\omega) = \left(\frac{j\omega RC}{1 + j\omega RC} \right)^2$$

其幅频响应为：

$$|A_u(j\omega)| = \left(\frac{\omega RC}{\sqrt{1 + (\omega RC)^2}} \right)^2$$

当 $\omega \rightarrow \infty$ 时, $|A_u| \rightarrow 1$; 当 $\omega = 0$ 时, $|A_u| \rightarrow 0$ 。在截止频率以下, 幅频特性以每十倍频程 40dB 的速率滚降, 比一阶滤波器快一倍。二阶滤波器的传递函数包含两个极点, 阻带衰减更迅速, 滤波效果更理想。截止频率 $f_L = 1/(2\pi RC)$ 。滤波器的 Q 值决定截止频率附近幅频特性曲线的形状, 可通过合理选择元件参数进行调节。

2.4 四阶高通滤波器




图 4.4 四阶高通滤波器电路图

四阶高通滤波器由两个二阶高通滤波器级联而成, 即前一级的输出直接连接到后一级的输入, 两级电路参数相同, 构成四阶高通滤波结构。运放各级均作为缓冲或放大级实现级间隔离。

级联后滤波器的总传递函数为两级传递函数的乘积:

$$A_u(j\omega) = \left(\frac{j\omega RC}{1 + j\omega RC} \right)^4$$

其幅频响应为:

$$|A_u(j\omega)| = \left(\frac{\omega RC}{\sqrt{1 + (\omega RC)^2}} \right)^4$$

四阶高通滤波器的传递函数包含四个极点, 在截止频率以下的滚降速率为每十倍频程 80dB, 是二阶滤波器的两倍。阶数越高, 阻带衰减越快, 对低频信号的抑制能力越强, 通带与阻带之间的过渡带越窄, 滤波器的选频特性越好。截止频率仍为 $f_L = 1/(2\pi RC)$ 。级联结构使得电路设计和参数调整相对简单, 适合实际应用。

2.5 带通滤波器




图 4.4 四阶高通滤波器电路图

带通滤波器可由低通滤波器与高通滤波器级联构成，即信号先经过高通滤波网络，再经过低通滤波网络，运放作为缓冲或放大级实现级间隔离和信号输出。高通部分滤除低频信号，低通部分滤除高频信号，两者相配合使得只有介于低频截止频率 f_L 和高频截止频率 f_H 之间的频率信号能够顺利通过。

带通滤波器的传递函数为高通传递函数与低通传递函数的乘积：

$$A_u(j\omega) = \frac{j\omega R_1 C_1}{1 + j\omega R_1 C_1} \cdot \frac{1}{1 + j\omega R_2 C_2}$$

其幅频响应为：

$$|A_u(j\omega)| = \frac{\omega R_1 C_1}{\sqrt{1 + (\omega R_1 C_1)^2}} \cdot \frac{1}{\sqrt{1 + (\omega R_2 C_2)^2}}$$

低频截止频率 f_L 由高通部分决定： $f_L = \frac{1}{2\pi R_1 C_1}$ ，低于该频率的信号被衰减。高频截止

频率 f_H 由低通部分决定： $f_H = \frac{1}{2\pi R_2 C_2}$ ，高于该频率的信号被衰减。通带宽度 $BW = f_H -$

f_L ，中心频率 $f_0 = \sqrt{f_H \cdot f_L}$ 。当 $f_L < f < f_H$ 时，两个传递函数的乘积接近 1，信号正常通过；当 $f < f_L$ 或 $f > f_H$ 时，信号被显著衰减。带通滤波器广泛用于从复杂频谱信号中提取某一频段的信号，如音频信号处理中的中频选择、通信系统中的信道选择等。

三、实验仪器

1. 数字存储示波器 DST1102B 一台
2. 低频信号源 SG1020P 一台
3. 交流毫伏表 YB2173 一台
4. 双路直流稳压电源 DH1718 一台
5. 万用表 MF—47 一块

四、实验内容及步骤

4.1 一阶低通滤波器幅频特性的测量

按图 4.1 连接一阶低通滤波电路，经仔细检查确认无误后，接入 $\pm 12V$ 直流稳压电源。将信号源频率调至合适的起始值（如 100Hz），调节信号源输出幅度，保持输入电压 $U_i = 500mV$ 不变。按表 4.1 所列的频率值，依次改变信号源的输出频率，分别测量各频率点对应的输出电压有效值 U_o ，记录于表 4.1 中。

表 4.1 一阶低通滤波器幅频特性测量数据表

频率 f (Hz)	50	100	200	300	400	4k	40k
输出电压 V_o (V)	0.503	0.504	0.498	0.495	0.489	0.191	0.022
放大倍数 $A_V = V_o/V_i$	1.006	1.008	0.996	0.990	0.978	0.382	0.044

随后绘制放大倍数 A_V 的幅频特性曲线，注意设置坐标轴。横坐标为频率 f ，采用对数刻度，按十倍频程均匀标注；纵坐标为电压放大倍数 A_V ，采用分贝刻度即 $20\lg|A_V|$ ，单位为分贝（dB）。可以绘制出如下幅频特性曲线：




图 4.5 一阶低通滤波器幅频特性曲线

解读：

表 4.1 记录了一阶低通滤波器在不同输入信号频率下的输出电压和电压放大倍数，图 4.1 为其幅频特性曲线。从表中数据可以看出，当输入信号频率从 50Hz 逐渐增大至 400Hz 时，输出电压从 0.503V 缓慢下降至 0.489V，放大倍数从 1.006 缓慢下降至 0.978，变化幅度很小，基本保持恒定，说明该频率范围属于电路的低频通带。当频率增大至 4kHz 时，输出电压急剧下降至 0.191V，放大倍数降至 0.382；当频率达到 40kHz 时，输出电压仅剩 0.022V，放大倍数降至 0.044，表明高频信号被显著衰减。

从幅频特性曲线可以更直观地观察到这一变化规律。曲线在低频段保持平坦，放大倍数约为 1（即 0dB），表明输入信号几乎无衰减地传输至输出端。随着频率升高，曲线开始下降，当频率达到截止频率附近时，增益下降至通带增益的 $\frac{1}{\sqrt{2}}$ 倍（约 0.707），对应放大倍数约为 0.707（即 -3dB）。当频率继续升高时，曲线以每十倍频程 20dB 的速率滚降，符合一阶低通滤波器的理论特性。曲线整体呈现“低频平坦、高频衰减”的特征，转折区过渡较为平缓，这是由一阶低通滤波器传递函数 $A_u(j\omega) = \frac{1}{1+j\omega R_1 C_1}$ 的单极点特性所决定的。

通过以上分析可以得出以下结论：该一阶低通滤波器在低频段（50Hz 至 400Hz）具有良好的信号传输能力，放大倍数接近 1；在高频段（4kHz 以上）对信号产生显著衰减，且频率越高衰减越明显，滤波效果越好。幅频特性曲线的滚降速率为每十倍频程 20dB，符合一阶低通滤波器的理论特性。实际应用中可根据截止频率的需求，通过调整电阻 R_1 和电容 C_1 的参数来改变滤波器的频率响应范围。

4.2 一阶高通滤波器幅频特性的测量

将电路改接为一阶高通滤波器（将电阻与电容位置互换）。保持输入信号 $U_i = 500\text{mV}$ 不变，按表 4.2 所列的频率值，依次改变信号源的输出频率，测量各频率点对应的输出电压有效值 U_o ，记录于表 4.2 中。

表 4.2 一阶高通滤波器幅频特性测量数据表

频率 (Hz)	50	100	200	300	400	4k	40k
输出电压 V_o (V)	0.148	0.260	0.377	0.439	0.463	0.491	0.493
放大倍数 $A_v = V_o/V_i$	0.296	0.520	0.754	0.878	0.926	0.982	0.986

随后绘制放大倍数 A_v 的幅频特性曲线：




图 4.6 一阶高通滤波器幅频特性曲线

解读：

表 4.2 记录了一阶高通滤波器在不同输入信号频率下的输出电压和电压放大倍数，图 4.6 为其幅频特性曲线。从表中数据可以看出，当输入信号频率从 50Hz 逐渐增大至 40kHz 时，输出电压从 0.148V 持续增大至 0.493V，放大倍数从 0.296 上升至 0.986。在低频段（50Hz 至 100Hz），输出电压较低，放大倍数从 0.296 仅增大至 0.520，低频信号被显著衰减；当频率升高至 200Hz 以上时，输出电压继续增大至 0.377V，放大倍数达到 0.754；随着频率进一步升高至 400Hz、4kHz 和 40kHz，输出电压分别为 0.463V、0.491V 和 0.493V，放大倍数分别达到 0.926、0.982 和 0.986，逐渐趋于稳定并接近 1。

从幅频特性曲线可以更直观地观察到这一变化规律。曲线在低频段上升较为缓慢，放大倍数远小于 1，表明低频信号被显著抑制；随着频率升高，曲线上升速率加快，进入转折区；当频率超过截止频率后，曲线趋于平坦，放大倍数接近 1，表明高频信号能够正常通过。曲线整体呈现“低频衰减、高频平坦”的特征，转折区过渡较为平缓，这是由一阶高通滤波器传递函数 $A_u(j\omega) = \frac{j\omega R_1 C_1}{1 + j\omega R_1 C_1}$ 的单极点特性所决定的。

通过以上分析可以得出以下结论：该一阶高通滤波器在低频段（50Hz 至 100Hz）对信号产生显著衰减，且频率越低衰减越明显，滤波效果越好；在高频段（400Hz 以上）具有良好的信号传输能力，放大倍数接近 1。与一阶低通滤波器的幅频特性曲线（图 4.1）对比，两者的曲线呈现镜像对称关系，印证了高通与低通滤波器在频率响应上的互补特性。实际应用中可根据截止频率的需求，通过调整电阻 R_1 和电容 C_1 的参数来改变滤波器的频率响应范围。

4.3 二阶高通滤波器幅频特性的测量

将电路改接为二阶高通滤波器（在一阶高通滤波器的基础上增加一级 RC 网络）。保持输入信号 $U_i = 500\text{mV}$ 不变，按表 4.3 所列的频率值，依次改变信号源的输出频率，用交流毫伏表分别测量各频率点对应的输出电压有效值 U_o ，记录于表 4.3 中。计算各频率点的电压放大倍数 $A_u = \frac{U_o}{U_i}$ ，并记录于表 4.3。

表 4.3 二阶高通滤波器幅频特性测量数据表

频率 (Hz)	50	100	200	300	400	4k	40k
输出电压 V_o (V)	0.043	0.132	0.292	0.378	0.424	0.490	0.492
放大倍数 $A_V = V_o/V_i$	0.086	0.264	0.584	0.756	0.848	0.980	0.984

随后绘制放大倍数 A_V 的幅频特性曲线：




图 4.7 二阶高通滤波器幅频特性曲线

解读：

表 4.3 记录了二阶高通滤波器在不同输入信号频率下的输出电压和电压放大倍数，图 4.3 为其幅频特性曲线。从表中数据可以看出，当输入信号频率从 50Hz 逐渐增大至 40kHz 时，输出电压从 0.043V 持续增大至 0.492V，放大倍数从 0.086 上升至 0.984。在低频段（50Hz 至 100Hz），输出电压极低，放大倍数从 0.086 仅增大至 0.264，低频信号被严重衰减；当频率升高至 200Hz 时，输出电压跃升至 0.292V，放大倍数达到 0.584；随着频率进一步升高至 300Hz、400Hz、4kHz 和 40kHz，输出电压分别为 0.378V、0.424V、0.490V 和 0.492V，放大倍数分别达到 0.756、0.848、0.980 和 0.984，逐渐趋于稳定并接近 1。

从幅频特性曲线可以更直观地观察到这一变化规律。曲线在低频段上升较为平缓，放大倍数远小于 1，表明低频信号被显著抑制；随着频率升高，曲线上升速率明显加快，进入转折区；当频率超过截止频率后，曲线趋于平坦，放大倍数接近 1，表明高频信号能够正常通过。与一阶高通滤波器（表 4.2 及图 4.7）对比，二阶高通滤波器在低频段的衰减更快（50Hz 时一阶放大倍数为 0.296，二阶为 0.086；100Hz 时一阶为 0.520，二阶为 0.264），转折区更加陡峭，阻带衰减速率更快，符合二阶滤波器每十倍频程 40dB 的滚降特性。曲线整体呈现“低频快速衰减、高频平坦”的特征，转折区过渡比一阶更加陡峭，这是由二阶高通滤波器传递函数包含两个极点的特性所决定的。

通过以上分析可以得出以下结论：该二阶高通滤波器在低频段（50Hz 至 200Hz）对信号产生显著衰减，且频率越低衰减越明显；在高频段（400Hz 以上）具有良好的信号传输能力，放大倍数接近 1。与一阶高通滤波器相比，二阶高通滤波器对低频信号的抑制能力更强，转折区更加陡峭，滤波效果更理想，但电路结构相对复杂。实际应用中可根据对阻带衰减速率和过渡带陡峭程度的需求，选择合适阶数的滤波器。

4.4 四阶高通滤波器幅频特性的测量

将电路改接为四阶高通滤波器（由两个二阶高通滤波器级联而成）。保持输入信号 $U_i = 500\text{mV}$ 不变，按表 4.4 所列的频率值，依次改变信号源的输出频率，用交流毫伏表分别测量各频率点对应的输出电压有效值 U_o ，记录于表中。

表 4.4 二阶高通滤波器幅频特性测量数据表

频率 (Hz)	50	100	200	300	400	4k	40k
输出电压 V_o (V)	0.00531	0.0552	0.209	0.321	0.382	0.488	0.491
放大倍数 $A_V = V_o/V_i$	0.0106	0.110	0.418	0.642	0.764	0.976	0.982

随后绘制放大倍数 A_V 的幅频特性曲线：




图 4.8 四阶高通滤波器幅频特性曲线

解读：

表 4.4 记录了四阶高通滤波器在不同输入信号频率下的输出电压和电压放大倍数，图 4.8 为其幅频特性曲线。从表中数据可以看出，当输入信号频率从 50Hz 逐渐增大至 40kHz 时，输出电压从 0.00531V 持续增大至 0.491V，放大倍数从 0.0106 上升至 0.982。在低频段（50Hz 至 100Hz），输出电压极低，放大倍数从 0.0106 仅增大至 0.110，低频信号被极度衰减；当频率升高至 200Hz 时，输出电压跃升至 0.209V，放大倍数达到 0.418；随着频率进一步升高至 300Hz、400Hz、4kHz 和 40kHz，输出电压分别为 0.321V、0.382V、0.488V 和 0.491V，放大倍数分别达到 0.642、0.764、0.976 和 0.982，逐渐趋于稳定并接近 1。

从幅频特性曲线可以更直观地观察到这一变化规律。曲线在低频段上升极为缓慢，放大倍数远小于 1，表明低频信号被极大程度地抑制；随着频率升高，曲线上升速率急剧加快，进入转折区；当频率超过截止频率后，曲线迅速趋于平坦，放大倍数接近 1，表明高频信号能够正常通过。与一阶高通滤波器（表 4.2）和二阶高通滤波器（表 4.3）对比，四阶高通滤波器在低频段的衰减最为显著（50Hz 时一阶放大倍数为 0.296，二阶为 0.086，四阶仅为 0.0106），转折区最为陡峭，阻带衰减速率最快，符合四阶滤波器每十倍频程 80dB 的滚降特性。曲线的转折区从平缓到陡峭的变化趋势，直观地反映了滤波器阶数对幅频特性的影响。

通过以上分析可以得出以下结论：该四阶高通滤波器在低频段（50Hz 至 200Hz）对信

号产生极强的衰减，且频率越低衰减越显著；在高频段（400Hz 以上）具有良好的信号传输能力，放大倍数接近 1。与一阶和二阶高通滤波器相比，四阶高通滤波器对低频信号的抑制能力最强，转折区最为陡峭，滤波效果最为理想，但电路结构也最为复杂。通过对比一阶、二阶和四阶高通滤波器的幅频特性曲线，可以清晰地看到阶数越高，阻带衰减越快，过渡带越窄，滤波器的选频特性越好。

4.5 带通滤波器幅频特性的测量

将电路改接为带通滤波器（由高通部分与低通部分级联构成）。保持输入信号 $U_i = 500\text{mV}$ 不变，按表 4.5 所列的频率值（应覆盖从低于低频截止频率到高于高频截止频率的完整范围），依次改变信号源的输出频率，用交流毫伏表分别测量各频率点对应的输出电压有效值 U_o ，记录于表中。

表 4.5 四阶高通滤波器幅频特性测量数据表

频率 (Hz)	50	100	200	300	400	4k	40k
输出电压 V_o (V)	0.002835	0.254	0.370	0.406	0.408	0.0948	0.00206
放大倍数 $A_V = V_o/V_i$	0.00567	0.508	0.740	0.812	0.816	0.190	0.00412

随后绘制放大倍数 A_V 的幅频特性曲线：




图 4.9 带通滤波器幅频特性曲线

解读：

表 4.5 记录了带通滤波器在不同输入信号频率下的输出电压和电压放大倍数，图 4.9 为其幅频特性曲线。从表中数据可以看出，带通滤波器呈现明显的频率选择特性。在低频段（50Hz），输出电压极低，仅为 0.002835V，放大倍数仅为 0.00567，低频信号被极大程度地衰减。当频率升高至 100Hz 时，输出电压跃升至 0.254V，放大倍数达到 0.508；随着频率继续升高至 200Hz、300Hz 和 400Hz，输出电压分别达到 0.370V、0.406V 和 0.408V，放大倍数分别达到 0.740、0.812 和 0.816，在 400Hz 处达到通带内峰值。当频率进一步升高至 4kHz 时，输出电压急剧下降至 0.0948V，放大倍数降至 0.190；当频率达到 40kHz 时，输出电压仅剩 0.00206V，放大倍数降至 0.00412，高频信号同样被显著衰减。

从幅频特性曲线可以更直观地观察到这一变化规律。曲线在低频段处于极低水平，表明低频信号被高通部分有效抑制；随着频率升高，曲线迅速上升进入通带，在通带内

(100Hz 至 400Hz) 保持较高的平坦增益, 最大放大倍数约为 0.816; 当频率超过通带范围后, 曲线急剧下降, 表明高频信号被低通部分有效抑制。曲线整体呈现“低频衰减—通带平坦—高频衰减”的带通特征, 低频截止频率 f_L 约为 100Hz, 高频截止频率 f_H 约为 4kHz, 通带宽度约为 100Hz 至 4kHz。

通过以上分析可以得出以下结论: 该带通滤波器能够有效通过 100Hz 至 4kHz 频段范围内的信号, 而对低于低频截止频率和高于高频截止频率的信号产生显著衰减, 具有良好的频率选择特性。通带内最大放大倍数约为 0.816, 通带增益较为平坦, 滤波效果良好。带通滤波器广泛应用于从复杂频谱信号中提取特定频段信号的场景, 如音频信号处理中的中频选择、通信系统中的信道选择等。

五、思考题

(1) 无源滤波器的负载对输出会有什么样的影响?

无源滤波器由电阻、电容和电感等无源元件构成, 其输出端接负载后, 负载电阻会与滤波网络中的元件形成分压或分流关系, 从而改变滤波器的频率响应特性。当负载接入时, 负载电阻与滤波器的输出阻抗构成分压关系, 导致输出电压下降。同时, 负载的变化会影响滤波器的等效阻抗, 使得滤波器的截止频率和通带增益发生变化。对于无源 RC 滤波器, 其输出阻抗通常较高, 带负载能力较差, 接上负载后幅频特性会明显偏离空载时的设计值, 严重时可能导致滤波器功能失效。有源滤波器由于采用运放输出, 输出阻抗极低, 带负载能力强, 负载变化对其幅频特性影响很小, 这是有源滤波器相对于无源滤波器的一个重要优势。

(2) 观察一阶、二阶、四阶高通滤波器的幅频特性曲线的转折区波形有什么不同? 为什么会有这样的不同?

一阶、二阶和四阶高通滤波器的幅频特性曲线在转折区(即截止频率附近)的下降速率不同。一阶高通滤波器在截止频率以下, 增益随频率降低而下降, 滚降速率为每十倍频程 20dB, 转折区过渡较为平缓, 阻带衰减较慢。二阶高通滤波器在截止频率以下的滚降速率为每十倍频程 40dB, 转折区比一阶更陡峭, 阻带衰减更快。四阶高通滤波器由两个二阶滤波器级联而成, 其滚降速率为每十倍频程 80dB, 转折区最为陡峭, 阻带衰减最为迅速, 对低频信号的抑制能力最强。

从本实验数据可以直观验证这一规律: 在 50Hz 处, 一阶高通滤波器的放大倍数为 0.296, 二阶为 0.086, 四阶仅为 0.0106。随着阶数增加, 同一频率下的衰减量显著增大。在 100Hz 处, 一阶放大倍数为 0.520, 二阶为 0.264, 四阶为 0.110, 同样印证了阶数越高低频抑制能力越强的结论。

这种差异的根本原因在于滤波器的阶数不同。滤波器的阶数决定了其传递函数中极点的数量, 阶数越高, 极点数越多, 频率响应曲线在截止频率附近的斜率越陡, 阻带衰减速率越快。高阶滤波器能够更有效地抑制不需要的频率分量, 滤波效果更加理想, 但同时也可能带来相位滞后增大和电路复杂性增加的问题。对于高通滤波器而言, 阶数越高, 对低频信号的衰减越迅速, 通带与阻带之间的过渡带越窄, 滤波器的选频特性越好, 但设计和调试的难度也相应增大。

实验五 555 时基电路应用

一、实验目的

- 1、掌握集成定时器 555 的基本功能
- 2、了解集成定时器 555 的基本应用
- 3、掌握集成定时器 555 的基本测试及计算方法

二、实验实验原理及电路图

2.1 555 定时器的内部结构与工作原理

555 定时器是模数混合集成电路，通过外加少量的阻容元件，能构成多种用途的电路。其内部含有 3 个 $5k\Omega$ 的电阻分压器，故称 555。555 集成定时器分为双极型和 CMOS 两大类，双极型产品型号后的 3 位数字都是 555，CMOS 产品型号最后的 4 位数字都是 7555，它们的功能和外部引脚的排列完全相同。为了提高集成度，随后又生产了双定时器产品 556（双极型）和 7556（CMOS 型）。




图 5.1 555 定时器内部框图




图 5.2 555 定时器引脚排列图

555 定时器（内部框图如图 5.1，引脚排列图如图 5.2）内部由分压器、比较器、RS 锁存器、三极管放电开关和输出缓冲器五部分组成。分压器由 3 个 $5k\Omega$ 电阻串联构成，连接在电源 V_{CC} 与地之间，为两个比较器提供基准电压：上限比较器（比较器 1）的反相输入端接 $2V_{CC}/3$ ，下限比较器（比较器 2）的同相输入端接 $V_{CC}/3$ 。两个比较器分别监测阈值端（引脚 6）和触发端（引脚 2）的电压。RS 锁存器对两个比较器的输出信号进行逻辑处理，其输出经缓冲器后送至输出端（引脚 3）。放电开关为集电极开路的 NPN 三极管，其基极受 RS 锁存器输出控制，用于控制外接电容的充放电。

555 定时器的逻辑功能可归纳为：当阈值端电压 $V_{i1} > 2V_{CC}/3$ 且触发端电压 $V_{i2} > V_{CC}/3$ 时，上限比较器输出高电平，RS 锁存器复位，输出为低电平，同时放电管导通；当阈值端电压 $V_{i1} < 2V_{CC}/3$ 且触发端电压 $V_{i2} < V_{CC}/3$ 时，下限比较器输出高电平，RS 锁存器置位，输出为高电平，同时放电管截止；当阈值端电压 $V_{i1} < 2V_{CC}/3$ 且触发端电压 $V_{i2} > V_{CC}/3$ 时，两个比较器均输出低电平，RS 锁存器状态保持不变，输出保持原状态不变。这一逻辑功能是 555 定时器构成多种应用电路的基础。

2.2 多谐振荡电路




图 5.3 555 定时器组成的多谐振荡电路

多谐振荡器（由 555 定时器组成的多谐振荡电路如图 5.3）是一种能产生矩形波的自激振荡器，也称为矩形波发生器。多谐振荡器没有稳态，只有两个暂稳态。电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常作为脉冲信号源及时序电路中的时钟信号。

其电路由 555 定时器与外接电阻 R_1 、 R_2 和电容 C 构成。引脚 4（复位端）接高电平，引脚 8（电源端）接 V_{CC} ，引脚 7（放电端）与引脚 6（阈值端）和引脚 2（触发端）短接后通过电容 C 接地，引脚 7 与 V_{CC} 之间接电阻 R_1 ，引脚 7 与引脚 6 之间接电阻 R_2 。

其工作原理为：接通电源后，电容 C 通过电阻 R_1 和 R_2 充电，电容电压 V_C 从 0 开始上升。当 V_C 上升至 $2V_{CC}/3$ 时，阈值端检测到高电平，上限比较器输出高电平，RS 锁存器复位，输出引脚 3 翻转为低电平，同时放电管导通，引脚 7 接地。电容 C 通过电阻 R_2 放电， V_C 开始下降。当 V_C 下降至 $V_{CC}/3$ 时，触发端检测到低电平，下限比较器输出高电平，RS 锁存器置位，输出引脚 3 翻转为高电平，同时放电管截止。电容 C 重新通过电阻 R_1 和 R_2 充电，如此循环往复，在输出端形成连续的矩形波。

电容充电时间为 $t_1 = 0.7(R_1 + R_2)C$ ，放电时间为 $t_2 = 0.7R_2C$ ，因此振荡周期为：

$$T = t_1 + t_2 = 0.7(R_1 + 2R_2)C$$

振荡频率为：

$$f = \frac{1}{T} = \frac{1.44}{(R_1 + 2R_2)C}$$

占空比为：

$$q = \frac{t_1}{T} = \frac{R_1 + R_2}{R_1 + 2R_2}$$

综上，其输出波形为：




图 5.4 555 定时器组成的多谐振荡电路的输出波形

2.3 单稳态触发电路




图 5.5 555 定时器组成的单稳态触发电路

555 定时器构成的单稳态触发电路（如图 5.5）有一个稳定状态和一个暂稳定状态。在没有外界触发信号作用时，电路处于稳定状态（输出为低电平）；在外界负脉冲触发信号作用下，电路由稳态转换为暂稳态（输出为高电平），经过一段时间后，电路自动返回到稳定状态。

其电路连接方式为：引脚 6 和引脚 7 短接后通过定时电阻 R 接 V_{CC} ，通过定时电容 C 接地；引脚 2 为触发输入端，接收负脉冲触发信号；引脚 3 为输出端。稳态时，电路输出为低电平，放电管导通，电容 C 两端电压为 0。当触发端（引脚 2）接收到一个负脉

冲（电压低于 $V_{CC}/3$ ）时，下限比较器输出高电平，RS 锁存器置位，输出翻转为高电平，放电管截止。此时，电源 V_{CC} 通过电阻 R 向电容 C 充电，电容电压从 0 开始上升。当电容电压上升至 $2V_{CC}/3$ 时，阈值端检测到高电平，上限比较器输出高电平，RS 锁存器复位，输出翻转为低电平，放电管导通，电容迅速放电，电路回到稳定状态。

输出脉冲宽度 t_w 即为暂稳态的持续时间，它等于电容电压从 0 上升到 $2V_{CC}/3$ 所需的时间。电容充电过程满足指数规律：

$$V_C(t) = V_{CC}(1 - e^{-t/RC})$$

当 $V_C = 2V_{CC}/3$ 时，有：

$$\frac{2}{3}V_{CC} = V_{CC}(1 - e^{-t_w/RC})$$

解得：

$$t_w = RC \cdot \ln 3 \approx 1.1RC$$

输出脉冲宽度仅取决于外接定时元件 R 和 C 的数值，而与电源电压无关。要求输入负脉冲宽度小于 t_w ，以保证电路能够完整触发。

综上所述，其输出波形为：




图 5.6 555 定时器组成的单稳态触发电路的输出波形

2.4 触摸开关电路




图 5.7 555 定时器组成的触摸开关电路

触摸开关电路是单稳态触发电路的一个具体应用。其电路结构与单稳态触发电路基本相同，触发信号由人体触摸金属片产生。当用手触摸金属片时，人体感应信号相当于一个负脉冲加至触发端，电路进入暂稳态，输出为高电平，发光管点亮；经过一段延时后，电路自动返回到稳定状态，输出低电平，发光管熄灭。灯亮时间由单稳态电路的定时元件 R 和 C 决定，仍满足 $t_w \approx 1.1RC$ 。通过选择不同的电阻和电容参数，可以调节灯亮的持续时间。

2.5 手控蜂鸣器与显示译码器电路的工作原理




图 5.8 手控蜂鸣器与显示译码电路

手控蜂鸣器与显示译码电路是基于 555 定时器、译码器 CC4511 和共阴极七段数码管构成的音频信号发生与数字显示系统，其核心功能是当手控开关触发时，蜂鸣器发出音频信号，同时数码管同步显示对应的数字。

该电路主要由四个功能模块组成。第一部分是 555 定时器构成的多谐振荡器，用于产生音频信号驱动蜂鸣器发声。第二部分是蜂鸣器输出电路，将振荡信号放大后驱动蜂鸣器产生声音。第三部分是译码器 CC4511，将输入的二进制编码转换为七段数码管显示信号。第四部分是共阴极七段数码管，用于显示自定义数字（0-9 中的任意一个）。

555 定时器与电阻 R_1 、 R_2 和电容 C_1 构成典型的多谐振荡器，其振荡频率由 $f = \frac{1.44}{(R_1 + 2R_2)C_1}$ 决定。当手控开关 S1 被按下时，电路接通电源，振荡器开始工作，从 555 定时器的输出端（引脚 3）输出矩形波脉冲信号，该信号一方面驱动蜂鸣器发声，另一方面作为同步控制信号，使译码器 CC4511 工作，驱动共阴极数码管显示预设的数字，实现蜂鸣器发声与数字显示的同步控制。当手控开关 S1 释放时，电路断电，振荡器停止工作，蜂鸣器停止发声，数码管熄灭。在具体应用中，可以通过改变电阻 R_1 、 R_2 或电容 C_1 的数值来调节蜂鸣器的音调，通过设定译码器 CC4511 的输入编码来决定数码管显示的数字。

从信号流向来分析，当手控开关闭合时，电源电压经去耦电容滤波后为 555 定时器供电，定时器起振并从引脚 3 输出矩形波。该矩形波一路驱动蜂鸣器发声，另一路作为译码

器的控制信号（或使能信号），译码器将预设的 BCD 码转换为七段显示代码，驱动数码管显示相应数字。两个支路同步工作，实现了“按下开关，蜂鸣器响且数码管亮”的功能。

三、实验仪器

- 1. 数字存储示波器 DST1102B 一台
- 2. 低频信号源 SG1020P 一台
- 3. 交流毫伏表 YB2173 一台
- 4. 双路直流稳压电源 DH1718 一台
- 5. 万用表 MF—47 一块

四、实验内容及步骤

4.1 多谐振荡电路的测试

按图 5.2 连接 555 多谐振荡电路，经仔细检查确认无误后，接入 $V_{CC} = 5V$ 直流稳压电源。选择定时器件 $R_1 = 100k\Omega$ 、 $R_2 = 100k\Omega$ 、 $C = 0.01\mu F$ 。接通电源后，用示波器的两个通道分别同时观察引脚 2（触发端）和引脚 3（输出端）的波形，注意两个通道的垂直档位和时基应设置一致，便于对比波形的时间关系。按表 5.1 所列的各项参数，分别测量输出幅值、输出脉冲宽度 t_1 （高电平持续时间）、输出脉冲宽度 t_2 （低电平持续时间）、振荡周期 T 、振荡频率 f 和占空比 q ，记录于表中。

表 5.1 多谐振荡电路的各项参数

参数/条件	输出幅值 $V_o(V)$	脉宽 $t_1(ms)$	脉宽 $t_2(ms)$	周期 $T = t_1 + t_2$ (ms)	频率 $f(Hz)$	占空比 q
$R_1 = 100k\Omega$ $R_2 = 100 k\Omega$ $C = 0.01\mu F$	2.23	1.393	0.699	2.029	492.9	66.6%

2 与 3 脚的波形为：




图 5.9 多谐振荡电路输出波形

可以绘制出定量波形如下：




图 5.10 定量绘制的多谐振荡电路输出波形

解读：

表 5.1 记录了多谐振荡电路在 $R_1 = 100\text{k}\Omega$ 、 $R_2 = 100\text{k}\Omega$ 、 $C = 0.01\mu\text{F}$ 条件下的各项测试参数，图 5.9 展示了引脚 2（触发端）和引脚 3（输出端）的波形。从表中数据可以看出，输出幅值为 2.23V，高电平脉宽 $t_1 = 1.393\text{ms}$ ，低电平脉宽 $t_2 = 0.699\text{ms}$ ，振荡周期 $T = t_1 + t_2 = 2.029\text{ms}$ ，振荡频率 $f = 492.9\text{Hz}$ ，占空比 $q = 66.6\%$ 。

将实测值与理论计算值进行比较：理论周期 $T_{\text{理论}} = 0.7(R_1 + 2R_2)C = 2.1\text{ms}$ ，理论频率 $f_{\text{理论}} = 1/T_{\text{理论}} \approx 476.2\text{Hz}$ ，理论占空比 $q_{\text{理论}} = (R_1 + R_2)/(R_1 + 2R_2) = 66.7\%$ 。实测周期 2.029ms 与理论值 2.1ms 的相对误差约为 3.4%，实测频率 492.9Hz 与理论值 476.2Hz 的相对误差约为 3.5%，实测占空比 66.6% 与理论值 66.7% 基本一致，两者吻合良好。误差主要来源于电阻和电容元件的标称值偏差以及示波器读数时的系统误差和人工估读误差。

从图 5.9 所示的波形可以观察到，引脚 2 的波形为电容充放电的指数曲线，其充电过程（电压从 $V_{CC}/3$ 上升至 $2V_{CC}/3$ ）对应输出高电平阶段，放电过程（电压从 $2V_{CC}/3$ 下降至 $V_{CC}/3$ ）对应输出低电平阶段；引脚 3 的波形为矩形波，其高电平持续时间 t_1 对应电容充电时间，低电平持续时间 t_2 对应电容放电时间。两个波形在时间上相互对应，清晰地反映了多谐振荡器的工作原理：电容的充电和放电过程交替进行，输出端交替输出高电平和低电平，从而产生矩形波信号。

通过以上分析可以得出以下结论：该多谐振荡电路工作正常，实测参数与理论计算值基本吻合，验证了多谐振荡器的基本工作原理。输出波形稳定，占空比由电阻 R_1 和 R_2 的比值决定，振荡频率由电阻和电容共同决定。该电路可作为脉冲信号源或时序电路中的时钟信号源使用。

4.2 触摸开关电路的测试

按图 5.7 连接触摸开关电路，经仔细检查确认无误后，接入 $V_{CC} = 5V$ 直流稳压电源。按表 5.2 选择延时元件 R 和 C ，分别取 $R = 100k\Omega$ 、 $C = 10\mu F$ 和 $R = 100k\Omega$ 、 $C = 100\mu F$ 两种参数组合。用手触摸金属片（或按一下触摸开关的触点）触发电路，同时用秒表计时，观察发光二极管的状态变化，测量发光管从点亮到自动熄灭所持续的时间，即灯亮时间 t_w ，记录于表 4.2 中。

表 5.2 触摸开关电路参数值

时间/条件	高电平脉宽 t_1	低电平脉宽 t_2
$V_{CC} = 5V$	$C = 10\mu F$ 1.4s $R = 100k\Omega$	$C = 100\mu F$ 13s $R = 100k\Omega$

解读：

表 5.2 记录了触摸开关电路在不同延时元件参数下的灯亮时间测试数据。由表中数据可以看出，当 $C = 10\mu F$ 时高电平脉宽为 1.4s，当 $C = 100\mu F$ 时高电平脉宽为 13s。在固定电阻 $R = 100k\Omega$ 不变、电容值增大为原来的 10 倍的条件下，灯亮时间由 1.4s 增大至 13s，约增大了 9.3 倍，与理论关系 $t_w \propto C$ 基本吻合。

将实测值与理论计算值进行比较：根据单稳态电路输出脉冲宽度公式 $t_w \approx 1.1RC$ ，当 $R = 100k\Omega$ 、 $C = 10\mu F$ 时，理论值 $t_w \approx 1.1 \times 100 \times 10^3 \times 10 \times 10^{-6} = 1.1s$ ，实测值 1.4s 与理论值的相对误差约为 27%，主要来源于电解电容的标称值容差较大（通常为 $\pm 20\%$ 或更高）以及秒表计时的人工误差。当 $R = 100k\Omega$ 、 $C = 100\mu F$ 时，理论值 $t_w \approx 1.1 \times 100 \times 10^3 \times 100 \times 10^{-6} = 11s$ ，实测值 13s 与理论值的相对误差约为 18%，同样在元件容差允许范围内。

从占空比的角度分析，触摸开关电路实际为单稳态触发器，其输出脉冲宽度由 RC 定时元件决定。实测两组数据中高电平脉宽均远大于低电平脉宽，反映了单稳态电路“稳态为低电平、暂稳态为高电平”的工作特性。灯亮时间随电容增大而显著增加，验证了 $t_w = 1.1RC$ 的理论关系，即延时时间与电阻和电容的乘积成正比。实际应用中可根据需要，通过选择不同的 R 和 C 参数来调节灯亮持续时间，如需要较长延时则选用较大电容或电阻值，需要较短延时则选用较小电容或电阻值。此外，电源电压 V_{CC} 的变化对延时时间影响很小，这是 555 定时器单稳态电路的一个重要特点。

通过以上分析可以得出以下结论：该触摸开关电路工作正常，实测灯亮时间与理论值基本吻合，验证了单稳态触发电路的工作原理。延时时间与定时元件的乘积 RC 成正比，通过合理选择电阻和电容参数可实现所需的延时控制。

4.3 手控蜂鸣器与显示译码器的联调

在手控蜂鸣器电路的基础上，接入译码器 CC4511 和共阴极七段数码管显示器。按设计电路图连接各模块：将 555 定时器的输出端（引脚 3）连接至译码器 CC4511 的使能端或控制端，译码器的四个 BCD 码输入端接固定电平（高电平或低电平），以预设需要显示的数字（0-9 中任意一个），实际接线图如 4.10 所示。

经仔细检查确认无误后，接入 $V_{CC} = 5V$ 直流稳压电源。按下手控开关 S1，观察蜂鸣器是否发声，同时观察数码管是否同步显示预设的数字。释放开关后，确认蜂鸣器停止发声、数码管熄灭。用示波器观察译码器各输入输出引脚的波形，验证同步控制逻辑是否正确。记录电路参数和输出波形图，分析同步控制的有效性。




图 5.11 手控蜂鸣器与显示译码器的联调电路

五、思考题

(1) 对于多谐振荡器，如何进行相应的改进，使得输出信号的占空比可调？

根据图 5.12 所示电路，该多谐振荡器通过增加二极管 D_1 、 D_2 和电位器 R_2 、 R_3 实现了占空比连续可调的功能。其基本思路是利用二极管的单向导电特性将电容的充电回路和放电回路相互隔离，使充电和放电分别经过不同的路径，从而实现对充电时间和放电时间的独立控制。

在该电路中，电容 C 的充电回路为： $V_{CC} \rightarrow R_1 \rightarrow R_2' \rightarrow D_1 \rightarrow C \rightarrow \text{GND}$ ，充电时间常数为 $\tau_1 = (R_1 + R_2')C$ 。电容 C 的放电回路为： $C \rightarrow R_3 \rightarrow D_2 \rightarrow R_2 - R_2' \rightarrow \text{引脚 7 (放电端)} \rightarrow \text{GND}$ ，放电时间常数为 $\tau_2 = (R_2 - R_2' + R_3)C$ 。由于二极管 D_1 和 D_2 的单向导电性，充电和放电过程互不干扰，可分别独立调节。

具体工作原理如下：当电路输出为高电平时，放电管截止，电源 V_{CC} 通过电阻 R_1 、滑动变阻器 R_2 的部分电阻 R_2' ，二极管 D_1 和电位器 R_2 对电容 C 充电，电容电压从 $V_{CC}/3$ 上升至 $2V_{CC}/3$ ，此时输出高电平的持续时间由充电时间常数 $\tau_1 = (R_1 + R_2')C$ 决定，即 $t_1 \approx 0.7(R_1 + R_2')C$ 。当电容电压上升至 $2V_{CC}/3$ 时，电路翻转，输出变为低电平，放电管导通。电容 C 通过电阻 R_3 、滑动变阻器另一部分电阻 $R_2 - R_2'$ 、二极管 D_2 和放电管放电，电容电压从 $2V_{CC}/3$ 下降至 $V_{CC}/3$ ，此时输出低电平的持续时间由放电时间常数 $\tau_2 = (R_2 - R_2' + R_3)C$ 决定，即 $t_2 \approx 0.7R_3C$ 。

因此，振荡周期为：

$$T = t_1 + t_2 = 0.7(R_1 + R_2 + R_3)C$$

占空比为：

$$q = \frac{t_1}{T} = \frac{R_1 + R_2'}{R_1 + R_2 + R_3}$$

通过分别调节滑动变阻器 R_2 ，可以独立改变充电时间常数和放电时间常数，从而实现

对高电平脉宽和低电平脉宽的独立控制，使输出信号的占空比在较大范围内连续可调。若仅调节 R_2 增大充电电阻，则 t_1 增大，占空比增大；若仅调节 R_3 增大放电电阻，则 t_2 增大，占空比减小。这样即可获得所需占空比的矩形波信号。

相比基本多谐振荡器（其占空比固定为 $(R_1 + R_2)/(R_1 + 2R_2)$ ，始终大于 50% 且不可调），该改进电路实现了占空比从接近 0% 到接近 100% 的连续可调范围，极大扩展了多谐振荡器的应用灵活性。




图 5.12 可调节输出信号占空比的多谐振荡电路

(2) 利用 555 组成的施密特触发器实现波形变换，将三角波变成方波。

将 555 定时器的阈值端（引脚 6）和触发端（引脚 2）并联后作为信号输入端，即可构成施密特触发器（电路图如图 4.12）。施密特触发器具有两个不同的阈值电压：上限阈值电压 $V_{T+} = \frac{2}{3}V_{CC}$ 和下限阈值电压 $V_{T-} = \frac{1}{3}V_{CC}$ ，回差电压为 $\Delta V_T = V_{T+} - V_{T-} = \frac{1}{3}V_{CC}$ 。

当输入信号从低电平逐渐上升时，在输入电压低于 V_{T-} 时，输出保持为高电平；当输入电压超过 V_{T+} 时，输出翻转为低电平。当输入信号从高电平逐渐下降时，在输入电压高于 V_{T+} 时，输出保持为低电平；当输入电压低于 V_{T-} 时，输出翻转为高电平。这种回差特性使得施密特触发器具有良好的抗干扰能力，能够有效抑制输入信号上的噪声。

将三角波信号接入施密特触发器的输入端，当三角波从低电平逐渐上升至 V_{T+} 时，输出由低电平跳变为高电平；当三角波从高电平逐渐下降至 V_{T-} 时，输出由高电平跳变为低电平。这样，555 定时器的输出端就将缓慢变化的三角波信号整形为边沿陡峭的方波信号，实现了波形变换（效果图如图 4.13）。




图 5.13 利用 555 定时器组成的施密特触发器电路图




图 5.14 施密特触发器的波形转化功能图

实验六 多功能计时电路的设计——数字钟

一、实验目的

1. 通过实验掌握十进制加法计数、译码、显示电路的工作过程。
2. 通过实验深入掌握电路的分频原理和数字信号的测量方法。
3. 熟悉集成电路构成的计数、译码、显示器件的外部功能及其使用方法

二、题目简介

运用所学集成电路的工作原理和使用方法，学会在单元电路的基础上进行小型数字系统设计。要求设计一个数字计时器，可以完成 0 分 00 秒~9 分 59 秒的计时功能，并在控制电路的作用下具有开机清零、快速校分等功能。采用中小规模集成电路实现，培养分析问题解决问题的能力，提高设计电路、调试电路的实验技能。

三、实验要求

1. 脉冲发生电路：为计时器提供脉冲信号。
2. 计时电路：完成 0 分 00 秒~9 分 59 秒的计时功能。
3. 设计清零电路：具有开机自动清零功能；在任何时候，按动清零开关，可进行计时器手动清零。
4. 设计校分电路：在任何时候，拨动校分开关，可进行快速校分。（校分隔秒）
5. 设计报时电路：使数字计时器从 9 分 53 秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即 9 分 53 秒、9 分 55 秒、9 分 57 秒发低音（频率 1kHz），9 分 59 秒发高音（频率 2kHz）；
6. 译码显示电路：显示计时电路产生的数字信息。
7. 系统级联调试：将以上电路进行级联完成计时器的所有功能。

四、基本电路及实验框图

数字计时器的核心是时间基准信号的发生与计数。整个系统由脉冲发生电路、计数电路、译码显示电路、清零电路、校分电路和报时电路六大模块构成。系统框图如下：




图 6.1 完整实验系统的框图

下面逐个分析各个基本电路，并且给出逻辑电路图。注意，为使图更加清晰进行以下操作：省略每一个元器件 V_{CC} 和 V_{SS} （即电源与共地）；每一个元器件的引脚位置与实际使用的引脚虽然基本一致，但是省略不使用的引脚；部分门电路直接使用相应的逻辑符号。

4.1 脉冲发生电路

脉冲发生电路是数字计时器的核心，它为整个系统提供稳定的时间基准信号。本电路采用石英晶体振荡器产生高频脉冲信号，再经过分频器分频得到所需的秒脉冲信号和报时信号。




图 6.2 CD4060 和 74SL74 D 触发器引脚图

表 6.1 CD4060 和 74SL74 D 触发器功能表

输入			输出	功能
Cr	CPin	CPo	Qn	
1	×	×	全部清零 (0 0 0 ... 0)	清零
0	↑	×	计数器加 1	计数 (上升沿有效)
0	×	↓	计数器加 1	计数 (下降沿有效)

脉冲发生电路由 CD4060 分频器、74LS74 D 触发器（引脚图与功能表如上）、32768Hz 石英晶体、22MΩ电阻、两个 20pF 电容构成。石英晶体与两个 20pF 电容、22MΩ电阻构成皮尔斯振荡电路，产生 32768Hz 的基准频率信号，从 CD4060 的 CPin 端输入。CD4060 内部集成了振荡器和 14 级二分频器，可对输入频率进行 2^n ($n = 1 \sim 14$) 分频。CD4060 的 Q14 端输出 2Hz 信号，Q5 端输出 1kHz 信号，Q4 端输出 2kHz 信号。2Hz 信号再经 74LS74 D 触发器构成的二分频电路，得到 1Hz 的秒脉冲信号。

CD4060 是一款 14 级二进制串行计数器/分频器，内部集成了振荡器电路，可外接石英晶体或 RC 元件构成振荡源。其引脚排列为：CPin 为振荡器/时钟输入端（外接晶振），CPo 为振荡器输出端（外接晶振的另一端），Cr 为复位端（高电平清零，当 Cr 为高电平时所有计数器输出清零，且振荡器被禁止），Q4 至 Q14 为分频输出端。CD4060 内部由 14 个 T 型触发器级联构成，每级触发器的输出频率为前级的一半，即 $f_n = f_{in}/2^n$ 。当输入频率为 32768Hz 时：Q4 端为 $32768/2^4 = 2048\text{Hz}$ （约 2kHz），Q5 端为 $32768/2^5 = 1024\text{Hz}$ （约 1kHz），Q14 端为 $32768/2^{14} = 2\text{Hz}$ 。

石英晶体（32768Hz）的两端分别连接 CD4060 的 CPin 引脚和 CPo 引脚，两个 20pF 电容分别从 CPin 和 CPo 引脚接地，用于稳定振荡频率和提供负载电容。22MΩ 电阻跨接在 CPin 和 CPo 之间，为振荡器提供负反馈偏置。该电路连接方式为皮尔斯振荡器结构，具有频率稳定度高、抗干扰能力强的特点。

74LS74 为双 D 触发器，本电路中仅使用其中一个触发器构成二分频电路。将 D 触发

器的 $\bar{Q}$ 端与 D 端相连，CP 端接 CD4060 的 Q14 端输出的 2Hz 信号。当 CP 上升沿到来时，Q 端输出状态翻转，即每个输入脉冲周期输出一次电平跳变，实现二分频功能。输入 2Hz 信号经二分频后，Q 端输出 1Hz 的秒脉冲信号，即 $f = 2\text{Hz}/2 = 1\text{Hz}$ 。74LS74 的 R_D 端（复位端）和 S_D 端（置位端）均接高电平（5V），使其不处于复位或置位状态，正常工作。

表 6.2 分频与用途

输出引脚	分频比	输出频率	用途
CD4060 Q4	2^4	2048Hz（约 2kHz）	报时电路高音
CD4060 Q5	2^5	1024Hz（约 1kHz）	报时电路低音
CD4060 Q14	2^{14}	2Hz	校分电路 / D 触发器输入
74LS74 Q 端	2^{15}	1Hz	计时电路秒脉冲

综上所述，逻辑电路图如下：




图 6.3 脉冲发生电路逻辑电路图

4.2 计时电路




图 6.4 CD4518 引脚图

计时电路完成 0 分 00 秒至 9 分 59 秒的计时功能，由秒个位、秒十位和分个位三级计

数器级联构成。本次实验采用三片 CD4518 双 BCD 码计数器（引脚图如图 6,2）实现全部计数功能，以增强电路的一致性和集成度，减少芯片种类。

表 6.3 CD4518 功能表

输入 — Cr	输入 — CP	输入 — EN	输出 $Q_D Q_C Q_B Q_A$	功能
1	×	×	0 0 0 0	清零
0	↑	1	BCD 码加法计数	计数
0	×	0	保持原有数值	保持
0	0	↓	BCD 码加法计数	计数
0	1	×	保持原有数值	保持

参照表 6.1 中 CD4518 的功能分析计时电路的实现。秒个位采用 CD4518 构成十进制计数器（00-09），对 1Hz 秒脉冲进行计数。1Hz 秒脉冲信号接入 CD4518 的 CP 端（上升沿有效），EN 端接高电平，清零端 Cr 受清零电路控制。每收到一个秒脉冲，秒个位输出加 1，从 $Q_D Q_C Q_B Q_A = 0000$ 计数至 1001（即 0 至 9），其中 Q_A 为最低位， Q_D 为最高位。当计数至 9（即 $Q_D Q_C Q_B Q_A = 1001$ ）时， Q_D 端输出高电平（进位信号），该信号用于驱动下一级计数器。

秒十位同样采用 CD4518 构成六进制计数器（00-05）。CD4518 为十进制计数器，要实现六进制计数需通过反馈置位法将其模数改为 6。具体连接方式为：将秒个位的进位信号（ Q_D 端输出）接入秒十位 CD4518 的 CP 端（上升沿有效），同时将秒十位的 Q_B 和 Q_C 端（对应 8421 码的 2 和 4，即数值 6 的二进制表示为 $Q_D Q_C Q_B Q_A = 0110$ ，其中 Q_A 为最低位， $Q_B = 1$ ， $Q_C = 1$ ， $Q_D = 0$ ）通过与非门（74LS00）反馈至清零端 Cr。当秒十位计数至 6（即 $Q_D Q_C Q_B Q_A = 0110$ ）时， Q_B 和 Q_C 均为高电平，与非门输出低电平，经非门（CD4069）整形后送至 Cr 端，使秒十位立即清零，从而实现六进制计数。有效计数范围为 0000 至 0101（0 至 5），计数至 6 时瞬间清零。

分个位采用 CD4518 构成十进制计数器（00-09），对秒十位的进位信号进行计数。秒十位每计满 6 秒（即完成一个六进制计数周期）产生一个进位信号，该信号经非门整形后接入分个位 CD4518 的 CP 端，驱动分位加 1。分个位同样为十进制计数，从 $Q_D Q_C Q_B Q_A = 0000$ 计数至 1001（0 至 9）。当分个位计数至 9（即 $Q_D Q_C Q_B Q_A = 1001$ ）时， Q_D 端输出高电平作为进位信号。由于计时器最大显示为 9 分 59 秒，分个位计至 9 后下一脉冲将溢出，实现从 09:59 到 00:00 的自动翻转。三级计数器级联后，即可实现从 00:00 到 09:59 的完整计时功能。

清零端 Cr 的控制逻辑为：各计数器的清零端经或门汇总后由清零电路统一控制。当清零信号有效（高电平）时，三级计数器同时清零。

CD4518 计数器的输出端按 Q_D （最高位）、 Q_C 、 Q_B 、 Q_A （最低位）的顺序排列，对应 8421BCD 码的 8、4、2、1 位。在反馈置位法中，利用 Q_B 和 Q_C 检测数值 6

（ $Q_D Q_C Q_B Q_A = 0110$ ），当两者同时为 1 时触发清零，实现模 6 计数。这种反馈清零方式仅在计数至 6 的瞬间产生清零脉冲，持续时间极短，不会影响计数器的正常工作。

CD4518 计数器的级联方式：CD4518 具有两个时钟输入端 CP（上升沿有效）和 EN（下降沿有效）。本电路中，前级计数器的进位信号连接到后级计数器的 CP 端，同时后级计数器的 EN 端接高电平，实现上升沿触发的级联方式。这种级联方式保证了进位信号的

有效传递，避免了竞争冒险现象。




图 6.5 计数部分接线逻辑图

将上述图中的或门和与门电路使用集成芯片 74SL32、74SL21 实现。
首先给出其相应的引脚图：




图 6.6 74SL32 和 74SL21 引脚图

接下结合下面的功能表分析功能：

表 6.4 74SL32 功能表

输入 A	输入 B	输出 Q
0	0	0
0	1	1
1	0	1
1	1	1

表 6.5 74SL21 功能表

输入 A	输入 B	输入 C	输入 D	输出 Q
0	×	×	×	0
×	0	×	×	0
×	×	0	×	0
×	×	×	0	0
1	1	1	1	1

74LS32 为二输入或门，当任意一个输入端为高电平时，输出为高电平；只有当两个输入端均为低电平时，输出为低电平，逻辑表达式为 $Q = A + B$ 。74LS21 为四输入与门，只有当所有四个输入端均为高电平时，输出为高电平；任意一个输入端为低电平时，输出为低电平，逻辑表达式为 $Q = A \cdot B \cdot C \cdot D$ 。

图 6.7 展示了图 6.5 中或门（74LS32）与与门（74LS21）的集成芯片实现方式，用于完成清零信号和秒十位六进制计数反馈清零的逻辑控制。或门用于清零信号的汇总控制，清零信号（来自开机清零或手动清零电路）输入至或门的一个输入端，或门的输出连接至三片 CD4518 计数器的清零端 Cr。根据或门的逻辑特性，当清零信号为高电平时，或门输出为高电平，实现各级计数器的同步清零；当清零信号为低电平时，不影响计数器的正常工作。与门用于秒十位六进制计数器的反馈清零，74LS21 的四个输入端连接秒十位 CD4518 的 Q_B 、 Q_C 及相关控制信号。当秒十位计数至 6（ $Q_D Q_C Q_B Q_A = 0110$ ）时， Q_B 和 Q_C 均为高电平，74LS21 四输入端均为高电平，输出高电平送至计数器的清零端 Cr，使秒十位立即清零，实现六进制计数。74LS21 的四输入与门结构保证了只有在所有条件同时满足时才产生清零脉冲，避免了误触发的可能性。




图 6.7 利用 74SL32 和 74SL21 实现图 6.5 相关功能

4.3 译码显示电路




图 6.8 CD4511 和译码管引脚图

CD4511 与显示译码管的引脚图如上图所示，其组合对应的输出与功能如下表所示：

表 6.6 CD4511 和显示译码管功能表

输入			输出				功能
LT	BI	LE	D	C	B	A	
a b c d e f g							
0	×	×	×	×	×	×	1 1 1 1 1 1 1 灯测试（显示 8）
1	0	×	×	×	×	×	0 0 0 0 0 0 0 消隐（全灭）
1	1	1	×	×	×	×	保持 锁存数据
1	1	0	0	0	0	0	1 1 1 1 1 1 0 显示 0
1	1	0	0	0	0	1	0 1 1 0 0 0 0 显示 1
1	1	0	0	0	1	0	1 1 0 1 1 0 1 显示 2
1	1	0	0	0	1	1	1 1 1 1 0 0 1 显示 3
1	1	0	0	1	0	0	0 1 1 0 0 1 1 显示 4
1	1	0	0	1	0	1	1 0 1 1 0 1 1 显示 5
1	1	0	0	1	1	0	1 1 1 1 1 1 1 显示 6
1	1	0	0	1	1	1	1 1 1 0 0 0 0 显示 7
1	1	0	1	0	0	0	1 1 1 1 1 1 1 显示 8
1	1	0	1	0	0	1	1 1 1 1 0 1 1 显示 9
1	1	0	1	0	1	0	0 0 0 0 0 0 0 消隐（伪码）

译码显示电路由三片 CD4511 译码器和三个共阴极七段 LED 数码管组成，用于将计数器输出的 BCD 码转换为数码管可以显示的数字信息。每片 CD4511 对应一位数码管，分别接收秒个位、秒十位和分个位计数器的 BCD 码输出，实现计时结果的实时显示。

以一位译码显示单元为例：CD4511 的四个 BCD 码输入端 A、B、C、D 分别连接 CD4518 计数器的 Q_A 、 Q_B 、 Q_C 、 Q_D 输出端，用于接收 8421BCD 码。CD4511 的七个输出端 a、b、c、d、e、f、g 分别连接共阴极数码管的对应段。数码管的公共阴极通过 300Ω 电阻接地，以限制电流，防止显示器因电流过大而损坏。三片 CD4511 与三个数码管采用完全相同的方式连接，分别对应秒个位、秒十位和分个位的显示。

CD4511 是一款 BCD 至七段锁存译码器，主要用于将 8421BCD 码转换为七段数码管显示信号。其引脚排列为：A、B、C、D 为四个 BCD 码输入端（A 为最低位，D 为最高位），a、b、c、d、e、f、g 为七段输出端（高电平有效，可驱动共阴极数码管），LT 为灯

测试端，BI 为消隐端，LE 为锁存控制端。CD4511 的输出可驱动共阴极 LED 数码管，输出高电平时点亮对应笔段。

CD4511 各控制端的功能如下：LT 为灯测试端，低电平有效。当 LT=0 时，所有输出端 a~g 均为高电平，数码管显示“8”，用于检查数码管各段是否完好。BI 为消隐端，低电平有效。当 BI=0 时，所有输出端均为低电平，数码管全部熄灭，可用于熄灭不必要的显示位。LE 为锁存控制端，高电平有效。当 LE=1 时，输入数据被锁存，输出保持不变；当 LE=0 时，数据直接传输至输出端。CD4511 具有拒绝伪码的特点，当输入数据超过十进制数 9（即 1001）时，显示字形自行消隐，防止显示无效字符。

CD4511 内部主要由译码逻辑和锁存器构成。输入的 BCD 码经译码逻辑转换为七段显示码，锁存器可在 LE 控制下将译码结果锁存，保持显示稳定。其基本功能如表 6.3 所示：当 LT=0 时，所有输出端 a~g 均为高电平，数码管显示“8”，用于灯测试；当 BI=0 时，所有输出端均为低电平，数码管全部熄灭；当 LE=1 时，输入数据被锁存，输出保持不变；当 LE=0 时，数据直接传输至输出端，依据输入的 BCD 码显示对应的数字（0~9），输入超过 1001 时自行消隐。

共阴极七段数码管由七个发光二极管组成，所有二极管的阴极连接在一起作为公共端（COM），公共端通过 300Ω 电阻接地。各发光二极管的阳极（a、b、c、d、e、f、g）分别连接 CD4511 的对应输出端。当 CD4511 的某输出端为高电平时，对应笔段点亮；为低电平时，笔段熄灭。通过不同笔段的组合，可显示 0 至 9 的数字。七段数码管各笔段与数字的对应关系为：显示“0”时点亮 a、b、c、d、e、f；显示“1”时点亮 b、c；显示“2”时点亮 a、b、d、e、g；依此类推。

在本计时电路中，三片 CD4511 的 LT、BI 端均接高电平（5V），使其处于正常译码状态；LE 端接地，使数据实时传输，不进行锁存。三片 CD4511 的 A、B、C、D 输入端分别连接秒个位、秒十位和分个位 CD4518 计数器的 Q_A 、 Q_B 、 Q_C 、 Q_D 输出端。三片 CD4511 的七段输出端分别连接三个共阴极数码管的对应段。三个数码管的公共阴极均通过 300Ω 电阻接地。接线时需注意：CD4511 输出高电平驱动数码管点亮，与某些低电平驱动的译码器不同，不可接错。此外，CD4511 拒绝伪码的特性保证了计时器不会显示出 0~9 以外的非法字符。

于是，单个显示译码的电路图如下图所示：




图 6.9 显示译码电路逻辑电路图

4.4 清零电路和校分电路




图 6.9 74LS00 和 CC4096 引脚图

74LS00 和 CC4096 的引脚图如上图所示。CD4069 为六反相器（非门），内部包含六个独立的非门，每个非门逻辑关系为 $Q = \bar{A}$ ，即输入高电平时输出低电平，输入低电平时输出高电平。74LS00 为四组二输入与非门，每个与非门逻辑关系为 $Q = A \cdot B$ ，即只有当两个输入端均为高电平时输出低电平，其他情况输出高电平。其对应的输出与功能如下表所示：

表 6.7 74LS00 功能表

输入 A	输出 Q
1	0
0	1

表 6.8 CD4096 功能表

输入 A	输入 B	输出 Q
0	0	1
0	1	1
1	0	1
1	1	0

清零电路具有开机自动清零和手动清零两项功能。电路由 $10\text{k}\Omega$ 电阻、 $22\mu\text{F}$ 电容、CD4069 非门和按键开关构成。从图中可以看出，CD4069 的三个非门均参与了清零逻辑的控制，其中第一级非门（ $1A \rightarrow 1Q$ ）用于产生清零信号，第二级非门（ $2A \rightarrow 2Q$ ）用于信号整形，第三级非门（ $3A \rightarrow 3Q$ ）用于反相控制。开机自动清零利用电容两端电压不能突变的特性：刚接通电源时，电容两端电压为 0V （低电平），该低电平经第一级非门反相后变为高电平，该高电平信号一路送至秒个位和分个位的 CD4518 清零端 Cr ，使这些计数器清零；另一路经第二级非门再次反相后送至 74LS00 与非门进行处理，再经第三级非门反相后送至秒十位的清零端。随后电容通过 $10\text{k}\Omega$ 电阻充电，当电容电压上升至非门的阈值电压时，非门输出翻转为低电平，清零信号撤销，计数器开始正常计时。手动清零通过按键开关实现：按下开关时，电容两端被短路，第一级非门输入端为低电平，输出高电平，各级计数器清零；松开开关后，电容重新充电，电路恢复正常计时。

校分电路用于在需要时对分位进行快速校正，其核心思想是通过开关控制，将 2Hz 脉冲信号送入分计数器的时钟端，使分位每 0.5 秒加 1，同时拦截秒计数器的进位信号，使校分时分位不受秒计数器控制。电路由 $10\text{k}\Omega$ 电阻、 $22\mu\text{F}$ 电容、74LS00 与非门和 CD4069 非门构成。从图中可以看出，校分电路的控制逻辑通过 74LS00 的两个与非门实现：第一个与非门（ $1A、1B \rightarrow 1Q$ ）用于拦截秒十位的进位信号，当校分开关断开时，秒十位的进位信号通过该与非门正常传递；当开关闭合时，与非门的一个输入端被拉低，输出高电平，将进位信号封锁。第二个与非门（ $2A、2B \rightarrow 2Q$ ）用于控制 2Hz 脉冲信号的传输， 2Hz 信号经该与非门后接入分计数器 CD4518 的 EN 端（下降沿有效），使分位每 0.5 秒加 1，实现快速校分。电阻和电容构成 RC 滤波电路，用于消除开关闭合时产生的抖动，保证输入信号的稳定性。校分时秒计数器正常计数，分位不受秒计数器进位信号的控制，从而实现校分隔秒的功能。

综上所述，清零电路和校分电路的逻辑电路图如下：




图 6.10 清零电路和校分电路的逻辑电路图

4.5 报时电路

报时电路使数字计时器从 9 分 53 秒开始报时，每隔一秒发一声，共发三声低音和一声高音。具体为：9 分 53 秒、9 分 55 秒、9 分 57 秒发低音（频率 1kHz），9 分 59 秒发高音（频率 2kHz）。电路由 74LS21 四输入与门、74LS32 二输入或门、蜂鸣器及 1kHz、2kHz 时钟信号构成。

实现原理为：将四个时刻对应的 BCD 码进行译码，当计数器到达这些时刻时，译码输出有效信号。四个时刻的 BCD 码分别为：9 分 53 秒对应分位 9（1001）、秒十位 5（0101）、秒个位 3（0011），即 1001 0101 0011；9 分 55 秒对应 1001 0101 0101；9 分 57 秒对应 1001 0101 0111；9 分 59 秒对应 1001 0101 1001。

报时电路须采用了分级译码的方式来实现对这四个时刻的准确识别。秒个位 A、秒个位 B、秒个位 C、秒个位 D 来自秒个位计数器的 BCD 码输出；秒十位 A、秒十位 C 来自秒十位计数器的输出；分 A、分 D 来自分个位计数器的输出。第一片 74LS21 与门用于识别共同的时间范围条件，即分位为 9（分 A 和分 D 均为高电平，对应 1001 中的 8 和 1）、秒十位为 5（秒十位 A 和秒十位 C 均为高电平，对应 0101 中的 4 和 1）。当这些条件同时满足时，第一片 74LS21 输出高电平，表示计时器处于 9 分 50 秒至 9 分 59 秒的时间范围内。

第二片 74LS21 与门用于进一步识别秒个位的具体数值。其四个输入端中，部分连接第一片 74LS21 的输出（表示已进入 9 分 5x 秒的范围），部分连接秒个位计数器的输出端。通过选择不同的秒个位 BCD 码组合，可以分别识别出秒个位为 3、5、7、9 的时刻。具体而言，当秒个位为 3 时，秒个位 A 和秒个位 B 为高电平（0011）；当秒个位为 5 时，秒个位 A 和秒个位 C 为高电平（0101）；当秒个位为 7 时，秒个位 A、秒个位 B 和秒个位 C 为高电平（0111）；当秒个位为 9 时，秒个位 A 和秒个位 D 为高电平（1001）。

74LS32 或门用于将识别出的多个低音时刻进行汇总。当第二片 74LS21 识别出秒个位为 3、5、7 时，或门输出高电平，该信号与 1kHz 时钟信号相与后驱动蜂鸣器发出低音。当识别出秒个位为 9 时，该信号与 2kHz 时钟信号相与后驱动蜂鸣器发出高音。

综上所述，逻辑电路图如下：




图 6.11 报时电路的逻辑电路图

4.6 系统级联与完整

将以上各模块按照信号流向依次级联，完整的电路原理图如下：




图 6.12 完整的电路原理图

五、实验仪器与元器件清单

5.1 实验仪器

- 1、数字存储示波器一台
- 2、直流稳压电源一台
- 3、万用表一块
- 4、面包板一块
- 5、导线若干

5.2 元器件清单

BCD 码计数器 CD4518 三片、译码器 CD4511 三片、分频器 CD4060 一片、D 触发器 74LS74 一片、非门 CD4069 一片、二输入与非门 74LS00 一片、四输入与门 74LS21 两片、二输入或门 74LS32 一片、共阴极数码管三个、32768Hz 晶振一个、蜂鸣器一个、20pF 电容两个、22μF 电容两个、10kΩ 电阻两个、22MΩ 电阻一个。

六、电路仿真图




图 6.13 电路仿真图

七、电路搭建原则与最终效果图

7.1 电路搭建原则

在面包板上搭建数字计时器电路时，应遵循从左到右为输入到输出的布局原则。具体而言，脉冲发生电路作为信号源应放置在面包板的最左侧，其输出的 1Hz 秒脉冲信号向右

依次传递至秒个位计数及译码显示电路、秒十位计数及译码显示电路、分个位计数及译码显示电路，校分电路、清零电路和报时电路根据信号流向分别布置在相应位置。该布局方式符合信号从左到右的流动方向，便于理解和排查故障，同时使电路连线更加规整有序。

在布线过程中，应遵循平行布线原则，尽量使导线平直、贴紧面包板，避免导线交叉和架空。对于需要拐弯的走线，可采用直角转弯方式，即先用一根直导线连接到一个中间位置，再用另一根导线连接到目标位置，使线缆贴近面包板，整体更加美观。多个电路模块可共用逻辑门芯片（如一片 CD4069 非门中包含六个非门，可同时用于清零电路和校分电路），以减少芯片数量，提高资源利用率。

7.2 电路搭建注意事项

电路安装完毕，不宜急于通电，要先认真检查。首先检查连线是否正确，包括是否有错线、少线或多线。可按照电路图来检查实际安装的线路，将已安装好的电子电路连线与电子电路原理图进行比对，通常采用目测法或万用表通断测试法进行辅助检查。

应特别注意电源供电和信号连接线是否正确。电源极性不可接反，集成芯片的电源电压不可超出其额定范围，否则会造成器件和电路直接烧焦损坏。在通电前应用万用表检查电源对地之间是否短路，避免因电源与地短路而损坏芯片。同时应检查电路各接地点之间是否“共地”，确保所有芯片的地端均连接至电源的公共地端，形成统一的参考零电位。

在通电调试过程中，应从前往后逐级进行调试，先确认脉冲发生电路是否产生正确的 1Hz 秒脉冲信号，再依次检查秒个位、秒十位和分个位的计数和译码显示功能是否正常，最后验证清零、校分和报时功能是否满足设计要求。若某级电路工作异常，应首先检查该级芯片的电源和地是否正常，然后检查输入信号是否存在，最后排查芯片引脚间的连接是否正确。

7.3 最终效果图

最终经过电路硬件联调测试的面包板接线图如下：




图 6.14 完成电路硬件联调测试的面包板接线图

八、搭建与调试过程的问题及解决方案

8.1 译码管不显示的问题及解决

在电路搭建完成并通电后，数码管完全没有显示。针对这一问题，按照以下步骤逐一排查。

首先检查电源供电。用万用表测量 CD4511 和 CD4518 的电源引脚与地引脚之间的电压，确认是否为 5V。检查中发现部分芯片的电源引脚接触不良，更换导线后重新插紧后恢复正常。

其次检查各芯片的接地端是否共地。用万用表通断档测试各芯片地引脚之间的导通性，确认所有地端均已连接至电源公共地端。然后检查 CD4511 译码器的控制端设置是否正确。确认 LT 和 BI 端均接高电平（5V），LE 端接地，使其处于正常译码传输状态。

之后检查计数器输出端与译码器输入端的连接是否正确。对照电路图逐一核对四根数据线是否一一对应，检查中曾发现有两根线接到了译码器的同一输入端，导致显示错误，重新布线后显示恢复正常。

最后检查数码管公共端是否接地。确认数码管公共阴极已通过 300Ω 电阻接地，若未接地则无电流回路，数码管无法点亮。此外，还发现有一片 CD4511 芯片本身损坏，其输出端始终为低电平，替换后数码管正常显示。

通过以上排查，数码管显示功能恢复正常，各模块的显示均正确。

8.2 蜂鸣器不响的问题及解决

在测试报时电路时，蜂鸣器始终不发声。按照以下步骤逐一排查。

首先确认蜂鸣器本身是否完好。将蜂鸣器直接接到 5V 电源上，若发出声音则说明蜂鸣器正常，否则需更换蜂鸣器。本实验中蜂鸣器本身完好。然后检查报时电路的译码逻辑是否正确。用示波器测量 74LS21 与门输出端，在 9 分 53 秒、55 秒、57 秒和 59 秒时是否产生高电平脉冲。检查中发现译码输出信号时有时无，说明报时电路的译码部分存在接触不良，重新插紧相关芯片和导线后信号稳定。

其次检查时钟信号是否正常接入。确认 CD4060 的 Q4 端（2kHz）和 Q5 端（1kHz）输出正常，且已连接至蜂鸣器驱动端。然后检查 74LS32 或门的连接是否正确，确认或门的输出端能够正确汇总多个时刻的译码信号，驱动蜂鸣器发声。用示波器观察蜂鸣器两端的波形，确认在报时时刻刻是否有脉冲信号加到蜂鸣器上，检查中发现蜂鸣器的正引脚未与或门输出相连接，重新调整后蜂鸣器正常发声。

通过以上排查，蜂鸣器在设定的四个报时时刻刻均能正常发声，低音和高音频率与设计要求一致，报时功能正常。

九、实验收获与感受

通过这学期电子线路综合实验课程的学习与实践，我不仅在模拟电路和数字电路的理论知识上有了更深入的理解，动手实践能力也得到了显著提升，积累了宝贵的工程经验。

在实验过程中，我深刻认识到做好课前预习工作的重要性。每一次实验前，我都会认真阅读实验指导书，查阅相关芯片的数据手册，了解各模块的工作原理、芯片功能和信号流向。只有这样，才能在搭建电路时有的放矢，在出现问题时迅速定位并解决。在前期的基础实验中，我逐步熟悉了示波器、信号源、直流稳压电源等常用仪器的使用方法，掌握了基本的电路测试技术，这些都为后期的数字钟设计实验打下了坚实的基础。

在电路设计方面，从最初的共射放大电路、集成运放应用实验，到有源滤波器实验、555 时基电路应用实验，再到最终的数字计时器设计，我逐步学会了如何将复杂的大系统分解为若干个独立的功能模块，先分别实现每个模块的功能，再逐级联调，最终完成整个系统。在数字计时器实验中，我将整个系统划分为脉冲发生电路、计时电路、译码显示电路、清零电路、校分电路和报时电路六大模块，逐一设计、搭建和调试，最后完成级联，这种自顶向下、模块化的设计方法让我受益良多。

在调试方面，我掌握了从前往后逐级排查故障的调试方法：先检查电源和共地，再用示波器观察各级信号波形，确认信号是否正常传递，最后定位到具体芯片或连线问题。我学会了如何利用示波器快速定位电路中的错误点，以及如何判断芯片是否损坏。在之前的几个实验中，我陆续积累了排查静态工作点失真、运放输出饱和、滤波电路幅频特性异常等问题的经验，这些经验在数字钟的综合调试中发挥了重要作用。

在团队合作方面，本学期的几次实验让我深刻体会到了合作的重要性。从最初的仪器使用和基本放大电路实验开始，我们就组成了学习小组，在每次实验前共同预习、讨论实验原理和电路方案。在集成运放应用实验中，我们分工查阅不同芯片的数据手册，然后互相讲解各自负责的部分，大大提高了预习效率。在有源滤波器实验中，我们各自搭建不同阶数的滤波器，然后对比幅频特性曲线的异同，通过交流加深了对滤波器阶数影响的理解。在 555 时基电路实验中，我们共同探讨占空比可调的改进方案，提出了多种思路并进行验证。虽然在数字钟实验中每个人需要独立完成自己的电路搭建，但在预习阶段，我与同学共同讨论电路方案，理清逻辑关系，从脉冲电路到计时电路，再到校分电路、清零电路和报时电路，一步接一步地规划搭建顺序。在搭建过程中，我们也会相互交流各自遇到的困难和解决思路，遇到问题时交换看法，从不同角度分析问题，往往能更快找到解决方案。在调试阶段，当译码管不显示或蜂鸣器不响时，我们互相检查对方的电路布局，提供不同的排查思路，帮助彼此找到问题所在。这种合作不仅加快了实验进度，也让我学会了如何与他人有效沟通、协作完成复杂任务。即使每个人的电路是独立完成的，但思想的碰撞和经验的分享让每个人都受益良多，这种团队合作的能力将对我今后的学习和工作产生深远的影响。

在搭建技巧方面，我学会了合理布局和布线的重要性：按照从左到右的信号流向布局电路，可以使连线更加简洁清晰；利用芯片中的多余逻辑门可以减少器件数量；直角转弯的布线方式可以使线缆贴近面包板，更加美观。在搭建数字钟的过程中，我还尝试了将空位留在右侧的布局方式，使整体布线更加规整。在遇到译码管不显示和蜂鸣器不响等问题时，我通过逐级排查最终解决了问题，在此过程中积累了宝贵的故障排查经验。

当数字计时器正常走时、数码管正确显示、校分功能顺畅、蜂鸣器在整点前准时报时的那一刻，我感到非常自豪和满足，所有的努力和付出都得到了回报。回顾整个学期，从最初的仪器使用和基本放大电路，到集成运放应用、有源滤波器、555 时基电路，再到最终的数字钟综合设计，每一次实验都环环相扣，逐步递进，让我在理论和实践两个层面都有了质的飞跃。

这次实验让我更加坚定了在电子技术领域继续深入学习和探索的信心，也让我深刻体会到实践与理论相结合的重要性。在今后的学习中，我将继续保持这种严谨求实的态度，不断提升自己的专业能力和综合素质。

十、实验改进建议与意见

在实验完成后的反思中，我认为本实验在以下几个方面可以进行改进。

第一，可以增加一位分十位显示，将计时范围从 9 分 59 秒扩展至 59 分 59 秒，这只需

要增加一片 CD4518 计数器、一片 CD4511 译码器和一个数码管即可实现，能够进一步提升计时器的功能完整性。

第二，脉冲发生电路中的 32768Hz 晶振对面板接触和电容参数较为敏感，有时需要反复调整才能起振，建议在实验中提供已焊接好的晶振模块或采用信号源直接提供秒脉冲作为备份方案，以提高实验的成功率。

第三，面包板上的导线接触不良是导致很多问题的根源，建议在实验前准备好长度合适、两端剥线良好的导线，减少因导线问题导致的电路故障。同时建议使用不同颜色的导线区分不同功能，如红色用于正电源、黑色用于地线、其他颜色用于信号线，以便于检查和排错。

第四，可以在电路中增加一个 LED 指示灯，用于显示秒脉冲信号，便于直观观察计时器是否正常工作。

实验七 组合逻辑电路设计

一、实验目的

- 1. 熟悉门电路逻辑功能及应用。
- 2. 掌握组合逻辑电路设计的设计方法。
- 3. 初步学会电路故障的检查与排除。

二、实验原理及电路图

在组合逻辑电路设计中，首先需要了解电路整体功能与所需参数，然后选择能实现电路逻辑功能的器件，再利用不同设计思路设计实现组合逻辑电路

2.1 与非门实现异或门

74LS00 是二输入四与非门，其引脚（如下图）排列为：1A、1B 为第一组与非门输入端，1Q 为输出端；2A、2B 为第二组与非门输入端，2Q 为输出端；3A、3B 为第三组与非门输入端，3Q 为输出端；4A、4B 为第四组与非门输入端，4Q 为输出端。引脚 7 为 GND，引脚 14 为 Vcc。




图 7.1 与非门 74LS00 引脚图

与非门的逻辑关系为 $Q = \overline{AB}$ ，即只有当两个输入端均为高电平时输出低电平，其他情况输出高电平，其功能表如下所示。

表 7.1 与非门的功能表

输入 A	输入 B	输出 Q
0	0	1
0	1	1
1	0	1
1	1	0

异或门的逻辑功能为：当两个输入相同时输出 0，不同时输出 1，其逻辑表达式为 $Q = \overline{A}B + A\overline{B}$ 。用与非门实现异或门时，需要对上述表达式进行变换，使其仅包含与非运算。具体推导过程如下：

$$\begin{aligned}
 Q &= \overline{A}B + A\overline{B} \\
 &= \overline{\overline{\overline{A}B}} \\
 &= \overline{\overline{\overline{A}B} \cdot \overline{\overline{A}B}} \\
 &= \overline{\overline{A} \cdot \overline{A}B \cdot B \cdot \overline{A}B} \\
 &= \overline{\overline{A} \cdot \overline{A}B \cdot B \cdot \overline{A}B}
 \end{aligned}$$

由此得到用四个与非门实现异或门的逻辑表达式：

$$Q = \overline{\overline{A} \cdot \overline{A}B \cdot B \cdot \overline{A}B}$$

逻辑电路为：第一级与非门产生 $\overline{AB}$ ，第二级两个与非门分别产生 $\overline{A \cdot \overline{A}B}$ 和 $\overline{B \cdot \overline{A}B}$ ，第三级一个与非门将两者与非得到最终输出 Q 。

最终的门电路如下图所示：




图 7.2 与非门构成异或表达式

2.2 用数据选择器实现逻辑函数

数据选择器又称多路数据选择器，有多个数据输入端，每个数据输入端都有自己的脉冲变化数据（可以是脉冲频率或编码数据）。在内部地址端的控制下，从多个数据输入端中选择一个数据送到输出端。




图 7.3 74LS153 双四选一数据选择器逻辑图与引脚图

本实验采用 74LS153 双四选一数据选择器，图 7-3 给出其逻辑图和引脚图，其包含两个独立的数据选择器，每个数据选择器都有四个数据输入端 D_0 、 D_1 、 D_2 、 D_3 和一个输出端 Q ， $\bar{S}$ 为使能端（低电平有效）， A_1 、 A_0 为内部地址公共选择端。当 $\bar{S} = 1$ 时，数据选

择器被禁止，输出端 $Q = 0$ ；当 $\bar{S} = 0$ 时，数据选择器正常工作，输出端输出由内部地址选择端 A_1A_0 所选中的数据。其功能如表 7.2 所示。

表 7.2 74LS153 双四选一数据选择器的功能表

使能端 $\bar{S}$	地址码 A_1	A_0	输出 Q
1	×	×	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

数据选择器的输出表达式为：

$$Q = \bar{S}(\bar{A_1}\bar{A_0}D_0 + \bar{A_1}A_0D_1 + A_1\bar{A_0}D_2 + A_1A_0D_3)$$

当 $\bar{S} = 0$ 时：

$$Q = \bar{A_1}\bar{A_0}D_0 + \bar{A_1}A_0D_1 + A_1\bar{A_0}D_2 + A_1A_0D_3$$

数据选择器实现逻辑函数通常使用卡诺图进行设计。下具体例子说明。

图 7.3 为一四变量函数输出状态卡诺图，其中 $A、B、C、D$ 为四个输入变量。在设计中以 A_1A_0 （对应变量 $B、A$ ）作为内部地址选择端，将卡诺图按 $B、A$ 的四种取值组合（00、01、11、10）划分为四个区域，分别对应数据输入端 $D_0、D_1、D_2、D_3$ 。将每个区域中 $C、D$ 的四种取值组合对应的输出值进行卡诺图化简，得到各数据输入端的逻辑表达式为 $D_0 = D、D_1 = \overline{CD}、D_2 = CD、D_3 = C$ 。将这些数据端按相应地址连接后，即可用一片 74LS153 实现该四变量逻辑函数，逻辑图如图 7.4 所示。

表 7.3 四变量函数输出状态卡诺图

DC BA A ₁ A ₀		DC			
		00	01	11	10
00		0	0	1	1
01		1	1	0	1
11		0	1	1	0
10		0	0	1	0




图 7.4 74LS153 双四选一数据选择器实现四变函数值的逻辑图

三、实验仪器

- | | | |
|----|----------|----|
| 1. | 三用表及工具 | 一套 |
| 2. | 74LS00 | 一片 |
| 3. | 74LS86 | 一片 |
| 4. | 74LS153 | 一片 |
| 5. | 发光二极管 | 两个 |
| 6. | 300 Ω 电阻 | 两个 |

四、实验内容及步骤

4.1 验证与非门逻辑功能

本实验首先验证 74LS00 与非门的基本逻辑功能。74LS00 内部包含四个独立的二输入与非门，其逻辑关系为 $Q = \overline{A \cdot B}$ ，即只有当两个输入端均为高电平时输出低电平，其他情况输出高电平。

在 Multisim 仿真软件中，从元件库中选择 NAND2 基本与非门，放置四个与非门并按上述逻辑关系连线（00、01、10 和 11）。从元件库中选择万用表，放置四块万用表分别连接至四个与非门的输出端（XMM1 接 U1 输出、XMM2 接 U2 输出、XMM3 接 U3 输出、XMM4 接 U4 输出）。设置输入信号 A 和 B 为高电平或低电平，运行仿真后读取四块万用表的电压值，验证异或门的逻辑功能。

仿真电路如下图所示：




图 7.5 与非门逻辑验证仿真电路与结果

由仿真结果可以验证表 7.1 中与非门的逻辑功能。

4.2 用 74LS00 和 74LS86 设计全加器电路

全加器是实现两个一位二进制数 A 、 B 与低位进位 J' 三者相加的运算电路，输出为和 F 和向高位的进位 J ，其功能表如表 7.5 所示。

表 7.5 全加器功能表

输入			输出	
J'	B	A	F	J
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

全加器逻辑表达式的详细推导：首先根据功能表推导和 F 的逻辑表达式。观察表中 F 的输出状态，当三个输入中 1 的个数为奇数时（即 $000 \rightarrow 0$ 、 $001 \rightarrow 1$ 、 $010 \rightarrow 1$ 、 $011 \rightarrow 0$ 、 $100 \rightarrow 1$ 、 $101 \rightarrow 0$ 、 $110 \rightarrow 0$ 、 $111 \rightarrow 1$ ）， F 为 1，这正是三变量异或逻辑：

$$F = A \oplus B \oplus J'$$

对于进位 J ，观察表中 J 的输出状态，当三个输入中 1 的个数大于等于 2 时（即 011 、 101 、 110 、 111 ） J 为 1。将其写为最小项表达式：

$$\begin{aligned}
 J &= J'B(A + \bar{A}) + J'\bar{B}A + \bar{J}'BA \quad (\text{提取公因式 } J'B, \text{ 分配律}) \\
 &= J'B + J'\bar{B}A + \bar{J}'BA \quad (\text{互补律 } A + \bar{A} = 1) \\
 &= J'B(A + \bar{A}) + J'\bar{B}A + \bar{J}'BA \quad (\text{对 } J'B \text{ 配项, 互补律 } A + \bar{A} = 1) \\
 &= J'BA + J'B\bar{A} + J'\bar{B}A + \bar{J}'BA \quad (\text{展开, 分配律}) \\
 &= AB(J' + \bar{J}') + J'(A\bar{B} + \bar{A}B) \quad (\text{交换律、结合律、合并同类项}) \\
 &= AB + J'(A \oplus B) \quad (\text{互补律 } J' + \bar{J}' = 1; \text{ 异或定义 } A\bar{B} + \bar{A}B = A \oplus B)
 \end{aligned}$$

将进位表达式转换为与非-与非形式，以使用 74LS00 实现：

$$\begin{aligned}
 J &= AB + J'(A \oplus B) \\
 &= \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}
 \end{aligned}$$

选用 74LS86（四异或门，功能表和引脚图如下）和 74LS00（四与非门功能表和引脚图分别如表 7.1 和图 7.1）各一片。74LS86 内部包含四个独立的二输入异或门，逻辑关系为 $Y = A \oplus B$ ，功能表为： $00 \rightarrow 0$ 、 $01 \rightarrow 1$ 、 $10 \rightarrow 1$ 、 $11 \rightarrow 0$ 。74LS00 内部包含四个独立的二输入与非门，逻辑关系为 $Y = \overline{AB}$ 。

表 7.6 74LS86 功能表

输入 A	输入 B	输出 Y
0	0	0
0	1	1
1	0	1
1	1	0




图 7.6 74LS86 引脚图

使用一般的门电路实现全加器，逻辑电路图如下：




图 7.7 全加器的逻辑电路

在 Multisim 中具体连接方式如下：

(1) 实现和 F

用 74LS86 的两个异或门级联实现 $F = A \oplus B \oplus J'$ 。

第一级：用 74LS86 的第一个异或门实现 $G = A \oplus B$ 。将 A 接该异或门的 1A 端，B 接 1B 端，1Y 端输出 G。

第二级：用 74LS86 的第二个异或门实现 $F = A \oplus B \oplus J'$ 。将 G 接 2A 端， J' 接 2B 端，2Y 端输出 F 。

(2) 实现进位 J

用 74LS00 的三个与非门实现 $J = \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}$ 。

第一步：用第一个与非门实现 $\overline{AB}$ 。将 A 接 1A 端，B 接 1B 端，1Y 端输出 $\overline{AB}$ 。

第二步：用第二个与非门实现 $\overline{J'(A \oplus B)}$ 。将 J' 接 2A 端，G 接 2B 端，2Y 端输出 $\overline{J'(A \oplus B)}$ 。

第三步：用第三个与非门将两者与非，得到 $J = \overline{\overline{AB} \cdot \overline{J'(A \oplus B)}}$ 。将 $\overline{AB}$ 接 3A 端， $\overline{J'(A \oplus B)}$ 接 3B 端，3Y 端输出进位 J 。

(3) 仿真验证

在仿真软件（如 Multisim）中按上述连接方式搭建电路。74LS86 的引脚 7 接 GND、引脚 14 接 5V 电源；74LS00 的引脚 7 接 GND、引脚 14 接 5V 电源。通过功能表中八种输入组合（ J' 、 B 、 A 从 000 到 111）逐一验证输出 F 和 J 是否正确。






图 7.8 全加器的仿真电路

其中万用表 XMM1 测量的是和 F ，万用表 XMM2 测量的是进位 J ，测试结果如下：



(a) $J'BA = 000$

(b) $J'BA = 001$



(c) $J'BA = 010$

(d) $J'BA = 011$




图 7.9 全加器的仿真电路测试结果

综合测试结果，其与表 7.5（全加器功能表）一致，验证了仿真电路的正确性。

4.3 测试 74LS153 双四选一数据选择器的逻辑功能

74LS153 内部包含两个独立的四选一数据选择器，共用一个地址端 A_1 、 A_0 ，各自具有独立的使能端 ($\overline{1S}$ 、 $\overline{2S}$) 和独立的数据输入端 ($1D_0 \sim 1D_3$ 、 $2D_0 \sim 2D_3$)，输出端分别为 1Q 和 2Q。每个选择器在使能有效时，根据地址码 A_1A_0 从四个数据输入端中选择一路送至输出端。

四选一数据选择器的逻辑表达式为：


$$Q = \overline{S}(\overline{A_1}\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3)$$

当使能端 $\overline{S} = 1$ 时，输出被强制为 0；当 $\overline{S} = 0$ 时，正常工作，输出由地址端决定。

测试时按引脚图连接电路，引脚 8 接 GND、引脚 16 接 5V 电源。分别测试两个选择器的功能：使能端 $\overline{1S}$ 和 $\overline{2S}$ 分别接有效电平（低电平使能）和无效电平（高电平禁止），地址端 A_1A_0 分别接 00、01、10、11，各数据输入端按需接高电平或低电平。


设 $D_0 = D_1 = D_2 = D_3 = 1$ ，观察输出端 1Q 和 2Q，将测试结果填入表 7.7 中。

当 $\overline{2S}$ 接有效电平而 $\overline{1S}$ 无效电平时，测试结果为



(a) $A_1A_0 = 00$

(b) $A_1A_0 = 01$




(c) $A_1A_0 = 10$

(d) $A_1A_0 = 11$


图 7.10 $\overline{2S}$ 有效电平而 $\overline{1S}$ 无效时双数据选择器的输出

当 $\overline{1S}$ 接有效电平而 $\overline{2S}$ 无效电平时，测试结果为



(a) $A_1A_0 = 00$

(b) $A_1A_0 = 01$



(c) $A_1A_0 = 10$

(d) $A_1A_0 = 11$

图 7.11 $\overline{1S}$ 有效电平而 $\overline{2S}$ 无效时双数据选择器的输出

综上所述，可以完成结果汇总：

表 7.7 74LS153 双四选一数据选择器的测试功能表

输入				输入	
$\bar{2S}$	$\bar{1S}$	A_1	A_0	1Q	2Q
0	1	0	0	1D0=1	0
0	1	0	1	1D1=1	0
0	1	1	0	1D2=1	0
0	1	1	1	1D3=1	0
1	0	0	0	0	2D0=1
1	0	0	1	0	2D1=1
1	0	1	0	0	2D2=1
1	0	1	1	0	2D3=1

4.4 用 74LS153 和少量门设计一位全加器

使用一片 74LS153 双四选一数据选择器实现一位全加器。以输入变量 B 、 A 作为地址选择端（分别接 A_1 、 A_0 ），以低位进位 J' 作为数据输入端的变量。根据全加器的逻辑表达式，联立求解和 F 与进位 J 的数据端表达式。

全加器的逻辑表达式为：

$$F = A \oplus B \oplus J'$$

$$J = AB + J'(A \oplus B)$$

以 $A_1 = B$ 、 $A_0 = A$ 作为地址选择端。将 B 、 A 的四种取值组合分别代入上述两式：

当地址 $A_1A_0 = 00$ （即 $B = 0$ 、 $A = 0$ ）时：

$$F = 0 \oplus 0 \oplus J' = J'$$

$$J = 0 \cdot 0 + J'(0 \oplus 0) = 0$$

当地址 $A_1A_0 = 01$ （即 $B = 0$ 、 $A = 1$ ）时：

$$F = 0 \oplus 1 \oplus J' = \bar{J}'$$

$$J = 0 \cdot 1 + J'(0 \oplus 1) = J'$$

当地址 $A_1A_0 = 10$ （即 $B = 1$ 、 $A = 0$ ）时：

$$F = 1 \oplus 0 \oplus J' = \bar{J}'$$

$$J = 1 \cdot 0 + J'(1 \oplus 0) = J'$$

当地址 $A_1A_0 = 11$ （即 $B = 1$ 、 $A = 1$ ）时：

$$F = 1 \oplus 1 \oplus J' = J'$$

$$J = 1 \cdot 1 + J'(1 \oplus 1) = 1$$

汇总如下：

表 7.8 使用 74LS153 双四选一数据选择器完成全加器的接线表

地址 A_1A_0	B	A	F	J	数据端
00	0	0	J'	0	D_0
01	0	1	$\bar{J}'$	J'	D_1
10	1	0	$\bar{J}'$	J'	D_2
11	1	1	J'	1	D_3

使用一般的门电路和数据选择器实现全加器，逻辑电路图如下：




图 7.11 使用四选一数据选择器与少量门实现全加器逻辑电路图

仿真电路连接方案：

用 74LS153 的第一个选择器实现和 F ：地址端 A_1A_0 分别接 B 、 A ；使能端 $\overline{1S}$ 接地；数据端连接为： $1D_0 = J'$ ， $1D_1 = \bar{J}$ ， $1D_2 = \bar{J}$ ， $1D_3 = J$ 。输出 $1Q$ 即为和 F 。

用 74LS153 的第二个选择器实现进位 J ：地址端 A_1A_0 与第一选择器共用（分别接 B 、 A ）；使能端 $\overline{2S}$ 接地；数据端连接为： $2D_0 = 0$ （接地）， $2D_1 = J'$ ， $2D_2 = J'$ ， $2D_3 = 1$ （接 V_{cc} ）。输出 $2Q$ 即为进位 J 。

可通过 74LS04 非门（功能表和引脚图如下）实现：将 74LS04 的引脚 7 接 GND、引脚 14 接 5V 电源；将输入信号 J' 接至第六个非门的输入端（引脚 13，即 6A），该非门的输出端（引脚 12，即 6Y）即为 $\bar{J}$ ，分别连接至 74LS153 的 $1D_1$ 和 $1D_2$ 端。

表 7.9 74LS04 的功能表

输入 A	输出 Y
0	1
1	0




图 7.12 74LS04 的引脚图

仿真验证：

在仿真软件中按上述连接方式搭建电路。逐一切换 J' 、 B 、 A 的八种输入组合，观察输出 $1Q$ 和 $2Q$ 是否与全加器功能表一致，得到：

其中万用表 XMM1 测量的是和 F ，万用表 XMM2 测量的是进位 J ，测试结果如下：




图 7.13 利用四选一数据选择器和门电路搭建的全加器的仿真电路测试结果

综上所述，可以验证搭建仿真电路的正确性。

五、思考题

- (1) 仿真实现用九个与非门设计全加器。
全加器的输出表达式为：

$$F = A \oplus B \oplus J'$$

$$J = AB + J'(A \oplus B)$$

用与非门实现全加器时，需将上述表达式全部转换为与非-与非形式。

1) 第一步：实现中间变量 $G = A \oplus B$

用四个与非门构成一个异或门，实现 $G = A \oplus B$ 。根据与非门实现异或门的推导结果：

$$G = \overline{A \cdot \overline{AB} \cdot B \cdot \overline{AB}}$$

具体连接为：第一个与非门输入 A、B，输出 $\overline{AB}$ ；第二个与非门输入 A 和第一个与非门的输出，输出 $\overline{A \cdot \overline{AB}}$ ；第三个与非门输入 B 和第一个与非门的输出，输出 $\overline{B \cdot \overline{AB}}$ ；第四个与非门输入第二个和第三个与非门的输出，输出 $G = A \oplus B$ 。至此使用 4 个与非门。

2) 第二步：实现和 $F = G \oplus J'$

再用四个与非门构成第二个异或门，实现 $F = G \oplus J'$ 。同理可得：

$$F = \overline{G \cdot \overline{GJ'} \cdot J' \cdot \overline{GJ'}}$$

具体连接为：第五个与非门输入 G 和 J' ，输出 $\overline{GJ'}$ ；第六个与非门输入 G 和第五个与非门的输出，输出 $\overline{G \cdot \overline{GJ'}}$ ；第七个与非门输入 J' 和第五个与非门的输出，输出 $\overline{J' \cdot \overline{GJ'}}$ ；第八个与非门输入第六个和第七个与非门的输出，输出 $F = G \oplus J'$ 。至此用掉 8 个与非门。

3) 第三步：实现进位 $J = AB + J'(A \oplus B)$

将进位表达式转换为与非形式：

$$J = \overline{\overline{AB} \cdot \overline{J'G}}$$

其中 $\overline{AB}$ 已在第一个与非门中产生，可直接引出使用； $\overline{J'G}$ 与第五个与非门的输出 $\overline{GJ'}$ 相同（交换律 $GJ' = J'G$ ），可直接复用第五个与非门的输出，无需额外门。

因此，进位 J 只需第九个与非门：输入第一个与非门的输出 ($\overline{AB}$) 和第五个与非门的输出 ($\overline{J'G}$)，输出 $J = \overline{\overline{AB} \cdot \overline{J'G}}$ 。

通过以上九个与非门的级联，实现了全加器的和 F 与进位 J，其中第五个与非门的输出被复用，无需额外产生 $\overline{J'G}$ ，达到了用九个与非门设计全加器的要求。

因此，逻辑电路图为：






图 7.14 利用与非门实现全加器的逻辑电路图


仿真电路与测试结果:




(a) $J'BA = 000$




(b) $J'BA = 001$




(c) $J'BA = 010$




(d) $J'BA = 011$




(e) $J'BA = 100$



(f) $J'BA = 101$



(g) $J'BA = 110$



(h) $J'BA = 111$

图 7.15 利用与非门实现全加器的仿真电路图与测试结果

可见该电路功能表与全加器功能表一致, 验证了该仿真电路的正确性。

(2) 仿真实现用双四选一数据选择器，并设计实现八选一数据选择器

1) 设计原理

八选一数据选择器有 8 个数据输入端 $D_0 \sim D_7$ ，3 个地址选择端 $A_2A_1A_0$ ，1 个输出端 Q。其逻辑功能为：根据地址码 $A_2A_1A_0$ 从 8 个输入数据中选择一路送至输出端。

2) 输出逻辑表达式

八选一数据选择器的输出逻辑表达式为：

$$Q = \bar{A}_2\bar{A}_1\bar{A}_0D_0 + \bar{A}_2\bar{A}_1A_0D_1 + \bar{A}_2A_1\bar{A}_0D_2 + \bar{A}_2A_1A_0D_3 \\ + A_2\bar{A}_1\bar{A}_0D_4 + A_2\bar{A}_1A_0D_5 + A_2A_1\bar{A}_0D_6 + A_2A_1A_0D_7$$

3) 电路实现方案

用两片 74LS153 双四选一数据选择器（每片含两个四选一，实际设计中使用两片各一个选择器，即共两个四选一）实现八选一数据选择器。将 8 个数据输入端分成两组： $D_0 \sim D_3$ 接入第一片 74LS153 的四个数据输入端（1D0~1D3）， $D_4 \sim D_7$ 接入第二片 74LS153 的四个数据输入端（2D0~2D3）。两片 74LS153 的内部地址选择端 A_1 、 A_0 并联，分别接系统地址 A_1 、 A_0 。最高位地址 A_2 作为片选信号：第一片的使能端 1S 接 A_2 ，第二片的使能端 1S 接 A_2 （经非门反相后的 A_2 ）。当 $A_2 = 0$ 时，第一片被使能工作，输出 $D_0 \sim D_3$ 中的一路；当 $A_2 = 1$ 时，第二片被使能工作，输出 $D_4 \sim D_7$ 中的一路。两片的输出端 1Q 和 2Q 通过一个或门（可由与非门实现）合并为最终输出 Q。

综上所述，八选一数据选择器的功能表为

表 7.10 八选一数据选择器的功能表

A_2	A_1	A_0	工作片	选中数据
0	0	0	第一片	D_0
0	0	1	第一片	D_1
0	1	0	第一片	D_2
0	1	1	第一片	D_3
1	0	0	第二片	D_4
1	0	1	第二片	D_5
1	1	0	第二片	D_6
1	1	1	第二片	D_7

由此可以得出其逻辑电路图为




图 7.16 利用双四选一数据选择器设计实现八选一数据选择器的逻辑电路图

4) 仿真验证

在仿真软件中按上述连接方式搭建电路，逐一切换 $A_2A_1A_0$ 的八种组合，观察输出 Q 是否与对应数据输入端一致，验证八选一数据选择器功能的正确性。

仿真电路中非运算使用 74LS04（功能表见表 7.9，引脚图见图 7.12）实现，与运算使用 74SL32 实现，引脚图和功能表如下：





图 7.17 74SL32 引脚图


表 7.11 74SL32 功能表

输入 A	输入 B	输出 Q
0	0	0
0	1	1
1	0	1
1	1	1


仿真电路图连接中，设 $D_0 = 0$ 、 $D_1 = 1$ 、 $D_2 = 0$ 、 $D_3 = 1$ 接第一片 74LS153 的数据输入端（1D0~1D3）； $D_4 = 1$ 、 $D_5 = 0$ 、 $D_6 = 1$ 、 $D_7 = 0$ 接第二片 74LS153 的数据输入端（1D0~1D3）。仿真电路连接与测试如下：




(a) $A_2A_1A_0 = 000$




(b) $A_2A_1A_0 = 001$




(c) $A_2A_1A_0 = 010$




(d) $A_2A_1A_0 = 011$




(e) $A_2A_1A_0 = 100$



(f) $A_2A_1A_0 = 101$



(g) $A_2A_1A_0 = 110$



(h) $A_2A_1A_0 = 111$

图 7.16 利用双四选一数据选择器设计实现八选一数据选择器的仿真电路图与测试结果

汇总结果可得：

表 7.12 仿真电路输出数据

A_2	A_1	A_0	输出 Q
0	0	0	$D_0 = 0$
0	0	1	$D_1 = 1$
0	1	0	$D_2 = 0$
0	1	1	$D_3 = 1$
1	0	0	$D_4 = 0$
1	0	1	$D_5 = 1$
1	1	0	$D_6 = 0$
1	1	1	$D_7 = 1$

从表中可以看出，当地址码从 000 依次变化至 111 时，输出 Q 依次对应 D_0 至 D_7 的数据，实现了根据地址码选择对应数据输出的功能，验证了八选一数据选择器的逻辑功能正确性。

六、实验体会

通过本次组合逻辑电路设计实验，我进一步加深了对门电路逻辑功能的理解，掌握了组合逻辑电路从功能分析、真值表推导、逻辑表达式化简到电路实现的完整设计流程。在实验过程中，我通过用与非门实现异或门、用 74LS00 和 74LS86 设计全加器、用 74LS153 数据选择器实现全加器以及用双四选一数据选择器扩展为八选一数据选择器等多种实践操作，充分体会到了同一逻辑功能可以通过多种不同器件和不同设计方案实现，每种方案各有其特点和适用场景。与非门方案体现了门电路作为基本逻辑单元的基础性和通用性，而数据选择器方案则体现了中规模集成电路在实现组合逻辑时的简洁性和高效性。

七、实验内容的改进要求及设想方案

(1) 可以增加一个用译码器（如 74LS138）实现全加器的设计任务，让学生体验更多种类的组合逻辑器件，拓宽设计思路。

(2) 可以增加一个综合设计题目，如用数据选择器和译码器配合设计一个多路信号采集与显示系统，将多个知识点串联起来，提升综合设计能力。

(3) 在实验指导书中补充各芯片内部结构的详细说明和典型应用示例，便于学生在预习时更快理解芯片的工作原理和使用方法。

(4) 可以在实验内容中增加一个故障排查环节，人为设置一个电路故障点，让学生通过测量和分析自行定位并修复，以增强故障诊断能力的训练。

这些改进将有助于进一步提升实验的教学效果和学生的实践能力。